特許

J-GLOBAL ID：201403097677198566

信号処理装置および信号処理方法

発明者： 山▲崎▼ 学
出願人/特許権者： 富士通株式会社
代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2013-000310
公開番号（公開出願番号）：特開2014-132714
出願日： 2013年01月07日
公開日（公表日）： 2014年07月17日
要約：

【課題】 ビット数を抑制しつつ誤差の影響を少なくすることができる信号処理装置および信号処理方法を提供する。【解決手段】 信号処理装置は、タップ係数に1/√2を乗算することによってマッピング係数を得る乗算器と、前記マッピング係数と、デジタルの入力信号とを乗算することによって、前記入力信号を前記タップ係数×QPSK変調点の値に変換する変換器と、を備える。【選択図】 図5

請求項（抜粋）：

タップ係数に1/√2を乗算することによってマッピング係数を得る乗算器と、 前記マッピング係数とデジタルの入力信号とを乗算することによって、前記入力信号を前記タップ係数×QPSK変調点の値に変換する変換器と、を備えることを特徴とする信号処理装置。

IPC (3件)：

H04L 27/20 ,  H03H 17/00 ,  H03H 17/02

FI (7件)：

H04L27/20 Z ,  H03H17/00 601C ,  H03H17/00 601F ,  H03H17/02 601F ,  H03H17/02 653 ,  H03H17/02 655A ,  H03H17/02 655D

Fターム (3件)：

5K004AA05 ,  5K004FA05 ,  5K004FF02

引用特許：

審査官引用 (2件)

• ディジタルフィルタ回路
  公報種別：公開公報   出願番号：特願平5-255164   出願人：日本電気株式会社
• 特開平3-154458