文献

J-GLOBAL ID：201502201876418881   整理番号：15A0959593

密結合演算加速機構TCAアーキテクチャのIntel MICプロセッサへの適用

著者 (5件)： 飯島大貴 (筑波大 大学院システム情報工学研究科) ,  廣川祐太 (筑波大 大学院システム情報工学研究科) ,  塙敏博 (東大 情報基盤セ) ,  朴泰祐 (筑波大 大学院システム情報工学研究科) ,  朴泰祐 (筑波大 計算科学研究セ)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2015  号： HPC-149  ページ： VOL.2015-HPC-149,NO.6 (WEB ONLY)  発行年： 2015年06月19日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： GPU(Graphics Processing Unit)やIntel MIC(Many Integrated Core)アーキテクチャなどのアクセラレータを搭載したクラスタシステムでは,ノードをまたぐアクセラレータ間の通信が不可欠となる。しかし従来のクラスタシステムでは,ホストプロセッサとアクセラレータ間のデータ転送オーバーヘッドが大きいため,通信がボトルネックになってきた。そこで我々は,アクセラレータ間を直接結合することによって低レイテンシを実現する密結合並列演算加速機構(Tightly Coupled Accelerators,TCA)アーキテクチャを提案している。TCAに基づくPEACH2を開発し,ノード間をPCI Express(PCIe)で接続することで,プロトコル変換のオーバーヘッドを削減し,アクセラレータ間の直接通信を実現してきた。これまで,TCAはNVIDIA社のGPUをターゲットとして開発されてきたが,GPUと同様にIntel MICプロセッサもPCIeで接続されており,TCAを適用できる。本研究では,アクセラレータとしてIntel MICプロセッサを用いたクラスタシステムにおいてTCAアーキテクチャの適用を検討し,ホストプロセッサとMICプロセッサ間の通信機能であるSCIFとPEACH2を組み合わせてOffloadモデルにおけるMIC間通信を実現した。その結果,最小のレイテンシ5.27μ秒を達成し,通信をMICプロセッサ向けに最適化したMPI実装であるMVAPICH2-MIC2.0やIntel MPIと比較して,より低いレイテンシで通信を行うことができた。(著者抄録)

シソーラス用語： データ処理システム ,  *高速計算 ,  入出力インタフェイス ,  マイクロプロセッサ ,  専用プロセッサ ,  システムインタフェイス ,  並列計算機 ,  並列処理 ,  *マルチプロセッサシステム
準シソーラス用語： *アクセラレータ ,  PCI Express ,  GPU【プロセッサ】 ,  メニーコアCPU ,  MPI【インタフェイス】 ,  HPC ,  *クラスタシステム

分類 (1件)： 制御方式  (JC02030K)

タイトルに関連する用語 (5件)： 加速 ,  TCA ,  アーキテクチャ ,  MIC ,  プロセッサ