文献

J-GLOBAL ID：201502202257608656   整理番号：15A0937268

Nested RNSを用いた深層畳込みニューラルネットワークに関して

A Deep Convolutional Neural Network Based on Nested Residue Number System

著者 (2件)： 中原啓貴 (愛媛大 大学院理工学研究科) ,  笹尾勤 (明治大 理工)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 115  号： 109(RECONF2015 1-31)  ページ： 91-96  発行年： 2015年06月12日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 画像識別等の組込み機器では学習済み深層畳み込みニューラルネットワーク(DCNN:Deep Convolutional Neural Network)の識別高速化が求められている。DCNNの演算の90%以上は2次元畳み込みであり,主に積和(MAC:Multiply-Accumulation)演算が行われている。現行のFPGAはMAC演算用のDSPブロック(Xilinx社FPGAではDSP48Eブロック)を搭載しているが,大規模なDCNNを実現する際,大量のDSPブロックが必要である。nビットの乗算はO(n・2²ⁿ)の面積を必要とするため,入力数nを分解すれば面積を削減できる。本論文では剰余数系(RNS:Residue Number System)を改良したNested RNSを新たに提案する。Nested RNSはRNSで分割された数を更にRNSで分割することを繰り返す。Nested RNSでは乗算器の入力数を削減できるので,積和演算回路をコンパクトに実現できる。入力数nが分割されるため,コンパクトな回路で並列処理でき,かつ動作周波数が上がる。Nested RNSを適用したDCNNの一種であるImageNetをVirtex 7 VC707評価ボードに実装した。単位Slice当りの演算回数効率に関して,最も優れた既存手法と比較して5.81倍優れていた。(著者抄録)

シソーラス用語： *ニューラルネットワーク ,  畳込み ,  深層 ,  *整数論 ,  分割 ,  並列処理 ,  *実装 ,  装置 ,  論理回路
準シソーラス用語： *FPGA実装 ,  演算回路 ,  *剰余数系 ,  組込み機器

分類 (2件)： ニューロコンピュータ  (JC06010Q) ,  半導体集積回路  (NC03162T)

引用文献 (22件)：

• J. L. Beuchat, ”Some modular adders and multipliers for field programmable gate arrays,” IPDPS2003, 2003, pp.190.2.
• S. Cadambi, A. Majumdar, M. Becchi, S. Chakradhar and H. P. Graf, ”A programmable parallel accelerator for learning and classification,” PACT2010, 2010, pp.273-284.
• Caffe: Deep learning framework, http://caffe.berkeleyvision.org/
• S. Chakradhar, M. Sankaradas, V. Jakkula and S. Cadambi, ”A dynamically configurable coprocessor for convolutional neural networks,” ISCA2010, 2010, pp.247-257.
• T. Chilimbi, Y. Suzue, J. Apacible and K. Kalyanaraman, ”Project Adam: Building an efficient and scalable deep learning training system,” 11th USENIX Symposium on Operating Systems Design and Implementation, 2014.

タイトルに関連する用語 (2件)： RNS ,  深層畳込みニューラルネットワーク