文献

J-GLOBAL ID：201502204899086087   整理番号：15A1035907

解凍器側面マスキングを用いたVLSI試験のためのハードウェア利用低温ソリューション

A Hardware Based Low Temperature Solution for VLSI Testing using Decompressor Side Masking

著者 (4件)： DUTTA Arpita (Indian Inst. of Technol. Kharagpur, India) ,  KUNDU Subhadip (Synopsys India Pvt. Ltd.) ,  CHATTOPADHYAY Santanu (Indian Inst. of Technol. Kharagpur, India) ,  DAS Bijit Kumar (Indian Inst. of Technol. Kharagpur, India)
資料名： IEEE International Symposium on Circuits and Systems  (IEEE International Symposium on Circuits and Systems)
巻： 2015 Vol.2  ページ： 637-640  発行年： 2015年 
JST資料番号： A0757A  ISSN： 0271-4302  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： *超LSI ,  *回路試験 ,  *電気試験 ,  側面 ,  マスキング ,  低温 ,  解 ,  ハードウェア設計 ,  計算機アーキテクチャ ,  AND回路 ,  OR回路
準シソーラス用語： VLSI ,  ソリューション ,  ハードウェアアキテクチャ ,  集積回路試験

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 解凍 ,  マスキング ,  VLSI ,  試験 ,  ハードウェア ,  低温 ,  ソリューション