文献

J-GLOBAL ID：201502205284900341   整理番号：15A1310199

III-Vゲートオールアラウンドトランジスタにおける空間時間熱輸送の三次元モデル化は,ナノワイヤ温度の高精度推定と最適化を可能とする

3D Modeling of Spatio-temporal Heat-transport in III-V Gate-all-around Transistors Allows Accurate Estimation and Optimization of Nanowire Temperature

著者 (3件)： WAHAB Muhammad Abdul (Purdue Univ., IN, USA) ,  SHIN SangHoon (Purdue Univ., IN, USA) ,  ALAM Muhammad Ashraful (Purdue Univ., IN, USA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 62  号： 11  ページ： 3595-3604  発行年： 2015年11月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ゲートオールアラウンド(GAA)形状による優れた静電制御により,マルチナノワイヤ(NW)MOSFETはサブ10nm技術の有望候補となっている。しかしGAA形状はNWから基板への熱放散が悪いため自己加熱の影響を受けやすく,空間時間温度上昇の理解が重要である。本論文は,三次元電気熱シミュレーションにより,マルチNW GAA FETの自己加熱に由来する問題点を体系的に研究した。まずシミュレーションモデルを示し,これを利用して複雑なGAAトランジスタ形状における空間時間温度を解釈した。このモデルは,サーモリフレクタンス測定から,顕著な自己加熱,熱時定数,加熱と冷却の非対称性,などの種々の観察を説明可能である。温度上昇とIC信頼性に関する観察結果を考察し,形状と材料の最適化により温度上昇を抑え,信頼性向上が可能となることを論じた。

シソーラス用語： ゲート【半導体】 ,  化合物半導体 ,  *素子構造 ,  *MOSFET ,  熱放射 ,  基板 ,  *加熱 ,  昇温 ,  計算機シミュレーション ,  熱反射率 ,  シミュレーションモデル ,  時定数 ,  信頼度 ,  改良
準シソーラス用語： III-V族半導体 ,  *ゲートオールアラウンド ,  MOSトランジスタ ,  *ナノワイヤFET ,  パッケージ基板 ,  *自己加熱 ,  三次元シミュレーション ,  サーモリフレクタンス ,  熱時定数 ,  IC信頼性 ,  信頼性向上

分類 (2件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (7件)： ゲートオールアラウンド ,  トランジスタ ,  熱輸送 ,  三次元モデル ,  ナノワイヤ ,  推定 ,  最適化