文献

J-GLOBAL ID：201502205963199407   整理番号：15A1163674

結合写像格子モデルを実行するためのデバイス不整合にロバストなPWMモード非線形変換用のCMOS回路

A CMOS circuit for PWM-mode nonlinear transformation robust to device mismatches to implement coupled map lattice models

著者 (6件)： UENOHARA Seiji (Graduate School of Life Sci. and Systems, Kyushu Inst. of Technol.) ,  ATUTI Daisuke (Graduate School of Life Sci. and Systems, Kyushu Inst. of Technol.) ,  MATSUZAKA Kenji (Graduate School of Life Sci. and Systems, Kyushu Inst. of Technol.) ,  TAMUKOH Hakaru (Graduate School of Life Sci. and Systems, Kyushu Inst. of Technol.) ,  MORIE Takashi (Graduate School of Life Sci. and Systems, Kyushu Inst. of Technol.) ,  AIHARA Kazuyuki (Inst. of Industrial Sci., The Univ. of Tokyo)
資料名： Nonlinear Theory and Its Applications, IEICE (Web)  (Nonlinear Theory and Its Applications, IEICE (Web))
巻： 6  号： 4  ページ： 570-581 (J-STAGE)  発行年： 2015年 
JST資料番号： U0219A  ISSN： 2185-4106  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： CMOS集積回路を用いた大規模非線形動的系を開発するため,結合写像格子(CML)モデルのためのコア回路を提案する。チップ上のCML内のコア回路の特性は寄生容量および配線抵抗を含めて一般的には同じでは無い。これはCMOSデバイスの不整合によって生じる。本提案の回路はこの問題を解決している。コンデンサにDCオフセット電圧変動を保持することでDCオフセット電圧変動を補償し,目標値に近い電流をもたらすように電流源のバイアス電圧を自動的に調整することで電流変動を補償している。本提案のコア回路を設計し,TSMC 0.25μm CMOS技術を用いて作製した。ここで作製した回路を用いた測定結果により,スイッチド電流源に100mVのDCオフセット電圧や100mVのバイアス電圧変化が存在しても,ビット精度は8ビット以上であることが分かった。(翻訳著者抄録)

シソーラス用語： *CMOS構造 ,  *結合写像格子 ,  *格子模型 ,  不整合 ,  *ロバスト性 ,  *PWM【信号】 ,  時空 ,  *MOS集積回路 ,  大規模系 ,  非線形系 ,  動的系 ,  半導体チップ ,  *回路特性 ,  漂遊容量 ,  電気抵抗 ,  配線 ,  オフセット ,  電圧変動 ,  電圧補償 ,  電源装置 ,  電圧 ,  自動制御 ,  電流変動 ,  電流補償 ,  回路設計
準シソーラス用語： 配線抵抗 ,  DCオフセット ,  電流源 ,  バイアス電圧

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (11件)：

• [1] K. Kaneko, “Period-doubling of kink-antikink patterns, quasiperiodicity in anti-ferro-like structures and spatial intermittency in coupled logistic lattice,” Prog. Theor. Phys., vol. 72, no. 3, pp. 480-486, 1984.
• [2] K. Kaneko, “Spatiotemporal intermittency in coupled map lattices,” Prog. Theor. Phys., vol. 74, no. 5, pp. 1033-1044, 1985.
• [3] K. Kaneko, “Chaotic but regular posi-nega switch among coded attractors by cluster-size variation,” Phys. Rev. Lett., vol. 63, no. 3, pp. 219-223, 1989.
• [4] T. Yanagita and K. Kaneko, “Coupled map lattice model for convection,” Phys. Lett. A, vol. 175, no. 6, pp. 415-420, 1993.
• [5] M.D. Shrimali, S. Sinha, and K. Aihara, “Asynchronous updating of threshold-coupled chaotic neurons,” Pramana, vol. 70, no. 6, pp. 1127-1134, 2008.

タイトルに関連する用語 (7件)： 結合写像格子 ,  モデル ,  不整合 ,  ロバスト ,  PWM ,  非線形変換 ,  CMOS回路