文献

J-GLOBAL ID：201502210776575270   整理番号：15A1310246

標準的CMOSにおけるベースの再結合電流を用いるBJTプロセスの広がり補償

BJT Process Spread Compensation Utilizing Base Recombination Currernt in Standard CMOS

著者 (5件)： WANG Bo (Hong Kong Univ. Sci. and Technol., HKG) ,  LAW Man Kay (Macau Univ., Macau, CHN) ,  BERMAK Amine (Hamad Bin Khalifa Univ., Doha, QAT) ,  BERMAK Amine (Hong Kong Univ. Sci. and Technol., HKG) ,  TANG Fang (Chongqing Univ., Chongqing, CHN)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 36  号： 11  ページ： 1111-1113  発行年： 2015年11月 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： バイポーラ接合トランジスタ(BJT)のベース-エミッタ電圧(V_be)を最小化する補償技術として,標準的なBJTの電気特性のみを利用する方法についてNPN型BJTを例に検討した。提案の補償原理は,BJTをコレクタ-エミッタ電圧(V_ce)が数十mVの深い飽和領域で動作させて飽和電流(I_s)を補償することを特徴とする。これに基づいた回路を提案し,その回路について再結合電流(I_r)および目標とするI_sに不敏感な電圧(V_b)の点からシミュレーションにより検討し,補償効果を明らかにした。次いで,0.18μm CMOSプロセスによって試験チップを試作し,V_bならびにその標準偏差(チップ数:30)の温度変化,および補償の有無による比較を行い,提案の回路で補償を行った時のチップ内およびチップ間におけるV_beの広がりが,補償しない時に比べて1/2程度に低減できることを見出した。これにより提案の補償技術が有効であることを実証できた。

シソーラス用語： *バイポーラトランジスタ ,  電流 ,  半導体プロセス ,  CMOS構造 ,  *基準信号 ,  *電圧補償 ,  *補償効果 ,  回路シミュレーション
準シソーラス用語： *CMOSプロセス ,  *バンドギャップ基準電圧 ,  *再結合電流 ,  *飽和電流

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： 標準 ,  CMOS ,  再結合 ,  BJT ,  プロセス ,  広がり ,  補償