文献
J-GLOBAL ID:201502211005189773   整理番号:15A0780973

GPUクラスタにおけるGPU間セルフ通信機構に関する提案

著者 (6件):
資料名:
巻: 2015  号: HPC-148  ページ: VOL.2015-HPC-148,NO.17 (WEB ONLY)  発行年: 2015年02月23日 
JST資料番号: U0451A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
GPUクラスタにおいて,GPUプログラミング環境として標準的に用いられるCUDA(Compute Unified Device Architecture)では,ノードを跨ぐGPU間通信ではホスト側が通信を行うため,通信が発生する度にGPU上のCUDAカーネルからホストに一旦制御を戻す必要がある。そのため,通信が発生する場所で,カーネル関数を切り分ける必要があり,ユーザプログラミングが煩雑になるだけでなく,カーネル関数の起動に伴うオーバーヘッドが生じる。特に並列処理における通信粒度が細かいほど,カーネル関数の起動回数も増え,オーバーヘッドも増加する。それを防ぐために,本研究ではGPUがカーネル内で直接通信を実行できるような機構を提案・開発する。これを「GPU間セルフ通信機構」と名付ける。本機構では,並列GPUプログラミングを簡単化し,複数ノードのGPU間通信におけるカーネル起動のオーバーヘッドの削減による並列処理効率の向上を目指す。本稿では,GPU間セルフ通信機構に関する実装方法の調査と予備的な性能評価に関して述べる。その後,本機構を用いた“MPI on GPU”の実装(GMPI)と,簡単なベンチマークとしてping-pong転送の性能を評価する。GMPIの試験的実装と予備評価の結果,実装のベースとして用いたMVAPICH2-GDRの性能の約60%の通信性能が得られた。(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
専用演算制御装置  ,  制御方式 
引用文献 (13件):
もっと見る
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る