文献

J-GLOBAL ID：201502213192569608   整理番号：15A0303559

FPGAベース組込み向けHW開発における低消費電力指向の自動ハードウェアチューニング

著者 (4件)： 荒木光一 (北陸先端科学技術大学院大 高信頼組込みシステム教育研究セ) ,  荒木光一 (五大開発 技研) ,  佐藤幸紀 (北陸先端科学技術大学院大 情報社会基盤研究セ) ,  井口寧 (北陸先端科学技術大学院大 情報社会基盤研究セ)
資料名： 電子情報通信学会論文誌 D(Web)
巻： J98-D  号： 1  ページ： 182-192 (WEB ONLY)  発行年： 2015年01月01日 
JST資料番号： U0473A  ISSN： 1881-0225  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 組込みシステムの専用HW開発に,FPGAと高位合成を用いることで,その開発が容易になる。しかしながら,低消費電力な専用HWを開発するには手動でHWをチューニングする必要があり,HW実装の知識がないユーザには弊害となる。また,手動のHWチューニングではHW設計空間探索に時間を要する可能性がある。本論文では,パイプライン化と並列化に注目し,低消費電力な専用HWを開発するための自動HWチューニング法を提案する。提案手法は,システムを高い動作周波数と低並列度で動作させるか,低い動作周波数と高並列度で動作させるかを自動で判別し,最適なパイプライン段数と並列度のHWを高位合成から合成する。評価の結果,提案手法はHW設計空間を全探索する手法と同じHWを自動で開発した。また,HW設計空間の絞り込みにより,その全探索の手法と比べ,配置配線などを含めた開発時間を最大で35.96%まで削減した。(著者抄録)

シソーラス用語： システム ,  消費電力 ,  *ハードウェア設計 ,  同調 ,  実装 ,  パイプライン処理 ,  並列運転 ,  *FPGA ,  組込みシステム ,  ハードウェア実装 ,  *省エネルギー技術 ,  *節約
準シソーラス用語： *省エネルギー ,  チューニング ,  低消費電力化

分類 (1件)： ディジタル計算機ハードウェア一般  (JC04010C)

引用文献 (10件)：

• A. Canis, J. Choi, M. Aldham, V. Zhang, A. Kammoona, T. Czajkowski, S.D. Brown, and J.H. Anderson,“LegUp: an open-source high-level synthesis tool for FPGA-based processor/accelerator systems,”ACM Trans. Embedded Computing Systems, vol.13, no.2, Article 24, Sept. 2013.
• Impulse Accelerated Technologies Inc., http://www.impulseaccelerated.com, 参照 March 10, 2014.
• P. Garcia, K. Compton, M. Schulte, E. Blem, and W. Fu,“An overview of reconfigurable hardware in embedded systems,”EURASIP J. Embedded Systems, vol.2006, Issue 1, Article ID 56320, Jan. 2006.
• 荒木光一, 佐藤幸紀, 井口 寧,“組込みシステムにおける再構成時間を考慮した低消費電力指向の設計フレームワークの提案,”信学技報, RECONF2013-31, Sept. 2013.
• R.P. Tidwell,“Alpha blending two data streams using a DSP48 DDR technique,”XAPP706, March 2005.

タイトルに関連する用語 (6件)： FPGA ,  組込み ,  開発 ,  低消費電力 ,  ハードウェア ,  チューニング