文献

J-GLOBAL ID：201502215860460781   整理番号：15A1311697

GPUベースのソフトウェア定義無線(SDR)受信機のためのViterbi復号器の実装

Implementation of Viterbi Decoder toward GPU-Based SDR Receiver

著者 (3件)： TOMITA Kosuke (Dept. Information System Engineering, Osaka Univ.) ,  HATANAKA Masahide (Dept. Information System Engineering, Osaka Univ.) ,  ONOYE Takao (Dept. Information System Engineering, Osaka Univ.)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web))
巻： E98.A  号： 11  ページ： 2246-2253 (J-STAGE)  発行年： 2015年 
JST資料番号： U0466A  ISSN： 1745-1337  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： Viterbi復号は,一般的にいくつかのプロトコルのために使用されている。しかし,計算コストが非常に高く,従って,効果的に実装する必要がある。本稿では,3点Viterbi復号アルゴリズム(TVDA)を用いたViterbi復号器のGPU実装を記述した。ここで,受信したビットを多重チャンクに分割し,いくつかのチャンクを同時に復号した。また,新しい命令を導入したコアレスドアクセス及びWarpシャッフルを,復号器性能を改良するために用いた。さらに並列チャンク復号の反復実行を,GPUベースのSDR送受信機の一部として復号器を利用するために,提供したViterbi復号器の遅延を低減した。その結果として,提供したViterbi復号器のスループットを23.1%改良した。(翻訳著者抄録)

シソーラス用語： *Viterbi復号化 ,  復号器 ,  *無線伝送 ,  *受信機 ,  マイクロプロセッサ ,  専用プロセッサ ,  アルゴリズム ,  送受信機 ,  シミュレーション ,  GPU【プロセッサ】 ,  Time Warp ,  Viterbiアルゴリズム ,  *ソフトウェア無線
準シソーラス用語： *SDR ,  *ソフトウェア定義無線

分類 (2件)： 通信理論一般  (ND02010V) ,  半導体集積回路  (NC03162T)

引用文献 (8件)：

• [1] T. Ulversoy, “Software defined radio: Challenges and opportunities,” IEEE Commun. Surv. Tutorials, vol.12, no.4, pp.531-550, May 2010.
• [2] NVIDIA, CUDA C PROGRAMMING GUIDE, July 2013.
• [3] J. Kim, S. Hyeon, and S. Choi, “Implementation of an SDR system using graphics processing unit,” IEEE Commun. Mag., vol.48, no.3, pp.156-162, 2010.
• [4] IEEE Computer Society, IEEE Std 802.11-2007, Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications, June 2007.
• [5] IEEE Computer Society, IEEE Std 802.16-2004, Part 16: Air Interface for Fixed Broadband Wireless Access Systems, June 2007.

タイトルに関連する用語 (6件)： GPU ,  ソフトウェア定義無線 ,  SDR ,  受信機 ,  復号器 ,  実装