文献

J-GLOBAL ID：201502220682354836   整理番号：15A1310734

一般的ルーティングマトリクスに基づいたFPGAにおける相互接続資源の新しい自動テスト法

A new automatic method for testing interconnect resources in FPGAs based on general routing matrix

著者 (4件)： YANG Zhen (ASIC and System State Key Lab., Fudan Univ.) ,  LIANG Chuanzeng (ASIC and System State Key Lab., Fudan Univ.) ,  WANG Jian (ASIC and System State Key Lab., Fudan Univ.) ,  LAI Jinmei (ASIC and System State Key Lab., Fudan Univ.)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 12  号： 20  ページ： 20150747-20150747 (J-STAGE)  発行年： 2015年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： チップ内のほとんどのトランジスタは互いに接続しているので,相互接続資源をテストするのはFPGAのテストにおいてもっとも重要なテスト項目の一つである。一般的ルーティングマトリクス(GRM)を用いたFPGAでは,いろいろな新しい相互接続のタイプがあり,十分な入出力ブロック(IOB)がないので,従来のテスト法はもはや有効ではない。本稿では,GRMベースのFPGAの相互接続のための新しい自動テスト法を示した。このテスト法すなわち,いろいろな段階での線分テストとプログラマブル相互接続点(PIP)は全種類のGRMベースのFPGAに適応可能である。実験結果では,総数で152種類のテスト構成は,Xilinx XC4VLX15 FPGAの線分とPIPの故障カバレージがそれぞれ99.2%,99.7%を達成し,テストに必要なIOBの数を大巾に減らすのに十分であることを示した。(翻訳著者抄録)

シソーラス用語： *FPGA ,  *自動試験 ,  *相互接続 ,  直線 ,  被覆率 ,  生産 ,  製造 ,  発生
準シソーラス用語： テストパターン生成 ,  故障カバレッジ ,  *自動テスト ,  自動生成 ,  線分

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (19件)：

• [1] P. H. W. Leong: Electronic Design, Test and Applications (2008) 137. DOI:10.1109/DELTA.2008.14
• [2] Z. Marrakchi, H. Mrabet, U. Farooq and H. Mehrez: Int. J. Reconfigurable Comput. 2009 (2009) 6. DOI:10.1155/2009/259837
• [3] A. Ruan, W. Tian, B. Ni and K. Wu: Integrated Circuits (2014) 111. DOI:10.1109/ISICIR.2014.7029438
• [4] M. B. Tahoori and S. Mitra: IEEE Trans. Comput.-Aided Design Integr. Circuits Syst. 24 (2005) 1774. DOI:10.1109/TCAD.2005.852452
• [5] M. B. Tahoori and S. Mitra: VLSI Test Symposium (2003) 134. DOI:10.1109/VTEST.2003.1197644

タイトルに関連する用語 (6件)： ルーティング ,  マトリクス ,  FPGA ,  相互接続 ,  資源 ,  自動テスト