文献

J-GLOBAL ID：201502221178706566   整理番号：15A1044091

高性能用途のためのPトレンチを使った新しいLDMOS構造

A novel LDMOS structure using P-trench for high performance applications

著者 (4件)： OROUJI Ali A. (Electrical and Computer Engineering Dep., Semnan Univ., Semnan, IRAN) ,  ALLAH Mansoori Hojjat (Electrical and Computer Engineering Dep., Semnan Univ., Semnan, IRAN) ,  DIDEBAN A. (Electrical and Computer Engineering Dep., Semnan Univ., Semnan, IRAN) ,  SHAHNAZARISANI Hadi (Electrical and Computer Engineering Dep., Semnan Univ., Semnan, IRAN)
資料名： Materials Science in Semiconductor Processing  (Materials Science in Semiconductor Processing)
巻： 39  ページ： 654-658  発行年： 2015年11月 
JST資料番号： W1055A  ISSN： 1369-8001  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本稿は,デバイス性能を改善したシリコンオンインシュレータ(SOI)ラテラル拡散メタル酸化物半導体(LDMOS)電界効果トランジスタの新構造を提案する。提案する構造ではドリフトとドレイン領域下の埋め込み酸化膜にトレンチが作られ,P型Siで満たされている。提案する構造をPトレンチSOI-LDMOS(PT-LDMOS)と称している。二次元ATLASシミュレータによるシミュレーションでは,通常のSOI-LDMOS(C-LDMOS)と比べて提案する構造は独特な特徴を示す。PT-LDMOSでは電界分布で新しいピークが付け加えられることによって電界が変えられ,ゲートエッジ近くの電界ピーク強度が下がり,シリコン層底面でのドリフトおよびドレイン接合近傍の電界集中がなくなって表面電界分布が平滑になる。PT-LDMOS構造のドーピング濃度とPトレンチのディメンションを最適化した。ゆえに,結果はC-LDMOSにたいするPT-LDMOSの高性能の利点を示し,高電圧へのSOI-LDMOS適用を広める。Copyright 2015 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： MOSFET ,  *SOI構造 ,  トレンチカット【加工】 ,  計算機シミュレーション ,  *素子構造 ,  酸化膜 ,  分布 ,  電流電圧特性
準シソーラス用語： *LDMOS ,  デバイスシミュレーション ,  電界分布 ,  埋込み酸化膜

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： 高性能 ,  用途 ,  トレンチ ,  LDMOS