文献

J-GLOBAL ID：201502221454205087   整理番号：15A0521762

ヒステリシスを生じない完全に安定化したグラフェン電界効果トランジスタを得るための簡便なプロセス

A facile process to achieve hysteresis-free and fully stabilized graphene field-effect transistors

著者 (6件)： KIM Yun Ji (Center for Emerging Electronic Devices and Systems, School of Materials Sci. and Engineering, Gwangju Inst. of Sci. ...) ,  LEE Young Gon ,  JUNG Ukjin ,  LEE Sangchul ,  LEE Sang Kyung ,  LEE Byoung Hun
資料名： Nanoscale  (Nanoscale)
巻： 7  号： 9  ページ： 4013-4019  発行年： 2015年03月04日 
JST資料番号： W2323A  ISSN： 2040-3364  CODEN： NANOHL  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 化学蒸着(CVD)グラフェン電界効果トランジスタ(GFET)の動作は,基板,高分子残留物,周囲条件,およびそれらの高い欠陥密度によりグラフェン表面上に吸着された他の種などの環境要因に非常に敏感である。その結果,CVD GFETは,しばしば大きなヒステリシスと時間依存不安定性を示す。これらの問題はグラフェンデバイスの系統的な調査において大きな障碍になる。筆者らはこれらの問題を緩和する簡便なプロセスを報告した。それを用いて,対称な電流-電圧(I-V)特性および6000cm²V^-1s^-1以上の有効キャリヤ移動度をもつ安定な高性能CVD GFETを作製することが出来る。このプロセスは,真空中のプレアニール,パッシベーション層の堆積,および真空中の最終アニールを含む一連の数ステップのプロセスを組み合わせており,そして水還元反応から主に生ずる帯電源の~50%を除いた。Copyright 2015 Royal Society of Chemistry All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： *安定化 ,  *グラフェン ,  *FET【トランジスタ】 ,  半導体プロセス ,  キャリア移動度 ,  *素子構造 ,  電流電圧特性 ,  熱処理 ,  焼なまし ,  *不動態化
準シソーラス用語： アニーリング効果 ,  パッシベーション

分類 (1件)： 一般及び無機化合物の蛍光・りん光(分子)  (BH06061R)

タイトルに関連する用語 (5件)： ヒステリシス ,  安定化 ,  グラフェン ,  電界効果トランジスタ ,  プロセス