文献

J-GLOBAL ID：201502240451629360   整理番号：15A0684611

55nm CMOSプロセス下におけるバイパスウインドウをもつ高速較正電流ステアリングDAC

A Fast Calibration Current Steering DAC with Bypass Window Under 55nm CMOS Process

著者 (5件)： WU Kejun (Univ. Electronic Sci. and Technol., CHN) ,  HAN Junming (Univ. Electronic Sci. and Technol., CHN) ,  WU Shuangyi (Univ. Electronic Sci. and Technol., CHN) ,  LIU Yang (Univ. Electronic Sci. and Technol., CHN) ,  YU Qi (Univ. Electronic Sci. and Technol., CHN)
資料名： Nanoscience and Nanotechnology Letters  (Nanoscience and Nanotechnology Letters)
巻： 7  号： 4  ページ： 369-374  発行年： 2015年04月 
JST資料番号： W2373A  ISSN： 1941-4900  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ディジタル-アナログ変換器(DAC)に関して,バイパスウインドウによる高速較正技術を提案した。14ビットセグメントDACの挙動モデルを検証し,MSB電流源アレイの面積を,8分の1に縮小した。ディジタル較正技術に基づいて,オフセット電流を除去できた。挙動モデルシミュレーションを通して,バイパスウインドウ技術の助けを借りて,構成中における時間及び電力消費のほとんど13%を節減し,微分非線形(DNL)及び積分非線形(INL)は,共に0.5LSBより小さかった。

シソーラス用語： *CMOS構造 ,  切換 ,  *電流制御 ,  *DA変換器 ,  *キャリブレーション ,  符号 ,  非線形性 ,  エネルギー効率 ,  半導体チップ ,  面積 ,  *電力消費 ,  無線伝送 ,  消費電力
準シソーラス用語： 電流ステアリング ,  MSB【ビット】 ,  INL ,  DNL ,  LSB【ビット】 ,  低電力

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： CMOSプロセス ,  バイパス ,  ウインドウ ,  較正 ,  電流ステアリング ,  DAC