文献

J-GLOBAL ID：201502248352228479   整理番号：15A0067838

緊密結合汎用再構成可能アクセラレータLAPPとホットスポット方式エネルギー低減に関するその電力状態

A Tightly Coupled General Purpose Reconfigurable Accelerator LAPP and Its Power States for HotSpot-Based Energy Reduction

著者 (5件)： YAO Jun (Nara Inst. of Sci. and Technol.) ,  NAKASHIMA Yasuhiko (Nara Inst. of Sci. and Technol.) ,  DEVISETTI Naveen (Nara Inst. of Sci. and Technol.) ,  YOSHIMURA Kazuhiro (Nara Inst. of Sci. and Technol.) ,  NAKADA Takashi (Nara Inst. of Sci. and Technol.)
資料名： IEICE Transactions on Information and Systems (Web)  (IEICE Transactions on Information and Systems (Web))
巻： E97.D  号： 12  ページ： 3092-3100 (J-STAGE)  発行年： 2014年 
JST資料番号： U0469A  ISSN： 1745-1361  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： GPGPUなどの汎用メニーコアアーキテクチャ(MCA)は近年,動作周波数の連続的増加が製造限界に近づいた時に性能スケーリングを持続させるために広く利用された。しかし,汎用MCAおよびその構成ブロック汎用プロセッサ(GPP)は個別アプリケーション,特に計算集中アプリケーションに関してエネルギー効率を上げる調整能力に欠ける。上記MCAプラットフォームの代替案として,最適MIPS/Wの専用再構成可能構造をとる,LAPP(線形アレイパイプライン)アーキテクチャを本論文で提案した。しかしまた,最専用ハードウェアでは取上げない,後方バイナリ両立性をも保持した。より具体的には,汎用VLIWプロセッサを用い,ベースライン前面部分として商用VLIW ISAをインタプリートして後方バイナリ両立性を付与した。同様に機能ユニット(FU)局面をFUアレイに拡大し,並列処理を利用するプログラムホットスポットの効率実行に向けて再構成可能バックエンドを形成した。この汎用再構成可能アーキテクチャのハードウェアモジュールを複数群に局所的に区分し,モジュールハードウェア特性に従って望ましい低電力手法を適用した。その結果,比較可能性能において,180nmセルライブラリに基づく緊密結合汎用/専用ハードウェアは,同一技術特性のMCAアーキテクチャに対して10.8倍のMIPS/Wを達成できた。65技術ノードを仮定すると,プログラムバイナリの変更無しに,LAPPを用いて類似した9.4倍のMIPS/Wを達成できた。(翻訳著者抄録)

シソーラス用語： *システムアーキテクチャ ,  *再構成 ,  *マルチプロセッサシステム ,  エネルギー効率 ,  専用プロセッサ ,  *高速計算 ,  多重処理 ,  パイプライン演算 ,  性能評価 ,  速度 ,  インタプリタ ,  モジュール
準シソーラス用語： GPGPU ,  MIPS ,  VLIW ,  アクセラレータ ,  マルチコアプロセッサ ,  再構成可能アーキテクチャ

分類 (1件)： 汎用演算制御装置  (JC04020N)

引用文献 (9件)：

• [1] T. Noll, T. Sydow, B. Neumann, J. Schleifer, T. Coenen, and G. Kappen, “Reconfigurable components for application-specific processor architectures,” in Dynamically Reconfigurable Systems, pp.25-49, Springer Netherlands, 2010.
• [2] F. Bouwens, M. Berekovic, B.D. Sutter, and G. Gaydadjiev, “Architecture enhancements for the ADRES coarse-grained reconfigurable array,” HiPEAC'08, pp.66-81, Jan. 2008.
• [3] B. Mei, S. Vernalde, D. Verkest, and R. Lauwereins, “Design methodology for a tightly coupled VLIW/reconfigurable matrix architecture: A case study,” DATE, pp.1224-1229, 2004.
• [4] D. Burger, S. Keckler, K. McKinley, M. Dahlin, L. John, C. Lin, C. Moore, J. Burrill, R. McDonald, and W. Yoder, “Scaling to the end of silicon with EDGE architectures,” Computer, vol.37, no.7, pp.44-55, 2004.
• [5] T. Nakada, K. Yoshimura, S. Shitaoka, S. Ooue, D.V. Naveen, and Y. Nakashima, “A linear array accelerator for image processing,” IPSJ Trans. Advanced Computing Systems, vol.5, no.3, pp.74-85, May 2012 (in Japanese).

タイトルに関連する用語 (5件)： 汎用 ,  再構成可能 ,  アクセラレータ ,  ホットスポット ,  エネルギー