文献

J-GLOBAL ID：201502249937801669   整理番号：15A0167121

アナログ成分における緩和された要求による面積有効12ビット1.25MS/s基数値自己推定非二進ADC

An Area-efficient 12-bit 1.25MS/s Radix-value Self-estimated Non-binary ADC with Relaxed Requirements on Analog Components

著者 (5件)： SAN Hao (Tokyo City Univ., Tokyo, JPN) ,  SUGAWARA Rompei (Tokyo City Univ., Tokyo, JPN) ,  HOTTA Masao (Tokyo City Univ., Tokyo, JPN) ,  MATSUURA Tatsuji (Tokyo Univ. Sci., Chiba, JPN) ,  AIHARA Kazuyuki (Univ. Tokyo, Tokyo, JPN)
資料名： Proceedings of the IEEE Custom Integrated Circuits Conference  (Proceedings of the IEEE Custom Integrated Circuits Conference)
巻： 2014  ページ： 546-549  発行年： 2014年 
JST資料番号： H0843A  ISSN： 0886-5930  資料種別： 会議録 (C)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

シソーラス用語： 数 ,  *AD変換器 ,  *CMOS構造 ,  *効率 ,  *面積 ,  *アナログ回路 ,  コンデンサ ,  増幅器 ,  コンパレータ ,  *NAND回路 ,  雑音特性 ,  AD変換 ,  SN比 ,  *レイアウト ,  非線形性 ,  符号 ,  半導体チップ ,  回路設計 ,  回路部品
準シソーラス用語： 基数 ,  面積効率 ,  MOMキャパシタ ,  SNDR ,  利得増幅器 ,  DNL ,  INL ,  LSB【ビット】

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： アナログ ,  緩和 ,  面積 ,  ビット ,  基数 ,  自己 ,  推定 ,  ADC