文献

J-GLOBAL ID：201502256747634940   整理番号：15A0598882

動作マージンの拡大とリーク電流の低減を両立した低電圧動作1電源6-Tr CMOS SRAMの開発

A High Stability and Low Leakage Current Six-Transistor CMOS SRAM Employing a Single Low Supply Voltage

著者 (4件)： 小林伸彰 (中央大 大学院理工学研究科) ,  伊藤隆祐 (中央大 大学院理工学研究科) ,  本島浩二 (中央大 大学院理工学研究科) ,  榎本忠儀 (中央大 大学院理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 476(VLD2014 153-184)  ページ： 43-48  発行年： 2015年02月23日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 低電圧データ書き込み・データ読み出しを可能とし,待機時のデータ保持と低消費電力化を両立した1電源6-Tr CMOS SRAMを開発した。本SRAM実現のため,メモリセルへの供給電圧を書き込み時とデータ保持時に降圧し,読み出し時に昇圧する電圧レベル変換(Self-controllable Voltage Level;SVL)回路,ワード線への供給電圧を書き込み時に昇圧し,読み出し時に降圧するSVL回路を開発し,2-kbit90-nm CMOS SRAMに適用した。この結果,読み出しマージンが拡大され,低電圧書き込みが可能となり,リーク電流が大幅に削減された。なお,SVL回路の面積オーバーヘッドは従来形SRAMの1.383%であった。(著者抄録)

シソーラス用語： *SRAM ,  記憶素子 ,  *駆動 ,  許容限界 ,  漏れ電流 ,  保持 ,  *電圧制御 ,  電源装置
準シソーラス用語： データ保持 ,  メモリセル ,  リーク電流 ,  単一電源 ,  *低電圧駆動 ,  動作マージン【回路】

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (6件)：

• M.J.M. Pelgrom, A.C.J. Duinmaijer and A.P.G. Welbers, ”Matching properties of MOS transistors”, IEEE Jour. of Solid-State Circuits”, vol. 24, no. 5, pp. 1433-1439, Oct. 1989.
• 榎本、「ナノCMOS集積回路」、培風館、pp.48-54、235-240、250-254、2010年05月11日。
• T. Enomoto, Y. Oka and H. Shikano, ”A Self-Controllable Voltage Level (SVL) circuit and its low-power, high-speed CMOS circuit applications,” IEEE Jour. of Solid-Stage Circuits, vol. 38, no. 5, pp. 1220-1226, July 2003.
• 小林、榎本、 「ワード線電位を適応的に降圧して読み出しマージンを拡大した低電圧動作6Tr CMOS SRAM」、信学技報、 ICD2013-82、 pp.65-70、2013年10月8日。
• 小林、伊藤、榎本、 「メモリセル電位を適応的に降圧して書き込み動作範囲を低電圧化した1電源6-Tr CMOS SRAMの開発」、信学技報、 ICD2014-59、 pp.33-38、2014年10月2日。

タイトルに関連する用語 (8件)： 動作マージン ,  拡大 ,  リーク電流 ,  低電圧 ,  TR ,  CMOS ,  SRAM ,  開発