文献

J-GLOBAL ID：201502272263929011   整理番号：15A0743100

大きく縮小化した技術におけるプロセス変動下でのSTT-MRAMの再構成可能なコデザイン

Reconfigurable Codesign of STT-MRAM Under Process Variations in Deeply Scaled Technology

著者 (7件)： KANG Wang (Beihang Univ., Beijing, CHN) ,  ZHANG Liuyang (Beihang Univ., Beijing, CHN) ,  KLEIN Jacques-Olivier (Univ. Paris-Sud, Orsay, FRA) ,  ZHANG Youguang (Beihang Univ., Beijing, CHN) ,  RAVELOSONA Dafine (Univ. Paris-Sud, Orsay, FRA) ,  ZHAO Weisheng (Beihang Univ., Beijing, CHN) ,  ZHAO Weisheng (Univ. Paris-Sud, Orsay, FRA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 62  号： 6  ページ： 1769-1777  発行年： 2015年06月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： STT-MRAMはランダム熱揺らぎに影響される。プロセス変動や熱揺らぎに対応するためにデバイス,回路,アーキテクチャで手段が取られるがオーバーヘッドを生じる。本稿はプロセス変動と熱揺らぎに対処するデバイス,回路,アーキテクチャコデザインの面からの再構成可能STT-MRAM設計法を提案する。解析に基づき,センシングマージンと読み出し障害との相克から,縮小STT-MRAMでは読み出し能力が新しい課題であることが分かった。差動センシングがこの問題の解になるがハードウエアオーバーヘッドが大きくなる。差動センシングの利点を使いダイ間(D”D)プロセス変動に対処するために差動メモリビットセル構造の利点を調べて再構成可能アーキテクチャを提案した。最後にプロセス変動と熱揺らぎのあるSTT-MRAMの信頼性と歩留りを最適化するハイブリッド磁気/CMOS設計フローを提案した。

シソーラス用語： トンネル接合 ,  不揮発性メモリ ,  変動 ,  可能性 ,  トルク ,  *MRAM ,  システム設計 ,  ゆらぎ
準シソーラス用語： MTJ ,  *コデザイン ,  *スピン移動トルク ,  *プロセス変動 ,  再構成可能 ,  磁気トンネル接合 ,  熱ゆらぎ

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 縮小 ,  プロセス変動 ,  STT-MRAM ,  再構成 ,  コデザイン