文献

J-GLOBAL ID：201502290824179910   整理番号：15A0458260

ゲルマニウムソース薄膜ひずみSOIトンネルFETの実現とその電気特性に与えるひずみ,MOS界面,バックバイアスの効果

High I_on/I_off Ge-source Ultrathin Body Strained-SOI Tunnel FETs-Impact of Channel Strain, MOS Interfaces and Back Gate on the Electrical Properties-

著者 (10件)： KIM Minsoo (東大) ,  KIM Minsoo (JST-CREST) ,  若林勇希 (東大) ,  中根了昌 (東大) ,  横山正史 (東大) ,  横山正史 (JST-CREST) ,  竹中充 (東大) ,  竹中充 (JST-CREST) ,  高木信一 (東大) ,  高木信一 (JST-CREST)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 421(SDM2014 135-146)  ページ： 9-12  発行年： 2015年01月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,ゲルマニウムソース/ひずみシリコンチャネルヘテロ接合トンネルFETの高性能動作の実証結果を示す。シリコンチャネルの引張りひずみが有効バンドギャップE_g.effを減少させることにより,トンネル電流が増大することが見出された。また,窒素熱処理がゲート-チャネルMOS界面を改善することでSSが改善されることが示された。作製したゲルマニウムソース/ひずみシリコン(1.1%)トンネルFETは,7桁以上の高オン/オフ電流比と28mV/decのSSの最小値を示す。また,正バックバイアスの印加によってオン電流と平均SSが改善されることも見出された。(著者抄録)

シソーラス用語： *FET【トランジスタ】 ,  半導体プロセス ,  ゲルマニウム ,  ヘテロ接合 ,  *歪 ,  電流 ,  バンドギャップ ,  比率 ,  *バイアス ,  *引張歪
準シソーラス用語： SOI ,  スイッチング電流比 ,  *トンネルFET ,  トンネル電流

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (18件)：

• Q. T. Zhao et al., EDL 32 (2011) 1480
• Q. T. Zhao et al., SSE 74 (2012) 97
• L. Knoll et al., EDL 34 (2013) 813
• L. Knoll et al., IEDM (2013) 100
• O. M. Nayfeh et al., EDL 29 (2008) 1074

タイトルに関連する用語 (11件)： ゲルマニウム ,  ソース ,  薄膜 ,  ひずみ ,  SOI ,  トンネルFET ,  電気特性 ,  MOS ,  界面 ,  バック ,  バイアス