特許
J-GLOBAL ID：201503000836131536
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2013-177558
公開番号（公開出願番号）：特開2015-046209
出願日： 2013年08月29日
公開日（公表日）： 2015年03月12日
要約：
【課題】初期化動作を高速化する。【解決手段】強誘電体セル2が内部回路部9に供給される第1の情報を格納し、センスアンプ4が、第1の情報を強誘電体セル2から読み出し、判定部8が第1の情報の修正の要否を判定する。ここで、判定部8は、強誘電体セル8aと、センスアンプ4よりもセンスマージンの狭いセンスアンプ8bとを備え、電源投入時に強誘電体セル8aに格納されている第2の情報を、センスアンプ8bを用いて読み出し、読み出された第2の情報が期待値と一致するときには、第1の情報の修正を不要と判定し、第1の情報による内部回路部9の設定を許可する。【選択図】図1
請求項（抜粋）：
内部回路部に供給される第1の情報を格納する第1の強誘電体セルと、
前記第1の情報を前記第1の強誘電体セルから読み出す第1のセンスアンプと、
前記第1の情報の修正の要否を判定する判定部と、を有し、
前記判定部は、第2の強誘電体セルと、前記第1のセンスアンプよりもセンスマージンの狭い第2のセンスアンプとを備え、電源投入時に前記第2の強誘電体セルに格納されている第2の情報を、前記第2のセンスアンプを用いて読み出し、読み出された前記第2の情報が期待値と一致するときには、前記第1の情報の修正を不要と判定し、前記第1の情報による前記内部回路部の設定を許可する、ことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/22
, G11C 29/12
, G11C 29/24
G11C11/22 501P
, G11C11/22 501G
, G11C29/00 671Z
, G11C29/00 673W
5L106AA00
, 5L106BB01
, 5L106DD35
