特許
J-GLOBAL ID：201503003012693399

半導体記憶装置

発明者：
中川 治信

中川 治信 について


出願人/特許権者：
ウィンボンド エレクトロニクス コーポレーション

ウィンボンド エレクトロニクス コーポレーション について


代理人 (1件)： 片寄 恭三
公報種別：特許公報
出願番号（国際出願番号）：特願2013-220913
特許番号：特許第5657079号
出願日： 2013年10月24日
要約：
【課題】 歩留まりを向上させ、かつデータの読出しを高速化することができる半導体記憶装置およびその冗長方法を提供する。 【解決手段】 本発明のフラッシュメモリは、メモリ領域MMと冗長素子を含む冗長メモリ領域MRとを含むメモリアレイ100と、ページバッファ160と、列選択回路170と、ECC回路180と、I/Oバッファ110とを含む。列選択回路170は、冗長情報に基づきキャッシュレジスタCR-1に保持されたコアデータに含まれる欠陥データを冗長キャッシュレジスタCR-Rに保持された冗長データに変換し、変換されたデータをECC回路180へ提供し、ECC回路180によって誤り訂正されたデータをコアデータとしてキャッシュレジスタCR-1に再書込みをする。この間、列選択回路170は、キャッシュレジスタCR-0に保持された誤り訂正済みのデータをI/Oバッファ110へ出力する。 【選択図】 図6
請求項（抜粋）：
【請求項1】複数の記憶素子を有するメモリ領域と複数の冗長記憶素子を有する冗長メモリ領域とを含むメモリアレイと、 前記メモリアレイの行を選択する行選択手段と、 前記メモリ領域の記憶素子に含まれる欠陥素子の冗長情報を記憶する冗長情報記憶部と、 メモリアレイのビット線に接続され、前記行選択手段によって選択された行の前記メモリ領域の記憶素子に記憶されたコアデータと前記冗長メモリ領域の冗長記憶素子に記憶された冗長データとを保持可能なデータ保持手段と、 前記データ保持手段に保持されたコアデータおよび冗長データを選択する列選択手段と、 前記列選択手段によって選択されたデータの誤り訂正を行う誤り訂正手段とを有し、 前記列選択手段は、前記冗長情報に基づきコアデータに含まれる欠陥データを前記冗長データに変換し、変換されたデータを前記誤り訂正手段へ提供し、前記誤り訂正手段によって誤り訂正されたデータをコアデータとして前記データ保持手段に提供する変換回路を含む、半導体記憶装置。
IPC (5件)：
G11C 29/42 ( 200 6.01) ,  G11C 29/00 ( 200 6.01) ,  G11C 16/06 ( 200 6.01) ,  G11C 16/04 ( 200 6.01) ,  G06F 12/16 ( 200 6.01)
FI (6件)：
G11C 29/00 631 D ,  G11C 29/00 603 F ,  G11C 17/00 639 C ,  G11C 17/00 639 A ,  G11C 17/00 622 E ,  G06F 12/16 320 F
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM