特許

J-GLOBAL ID：201503005499339025

半導体装置

発明者： 兼近 将一 ,  上田 博之 ,  富田 英幹
出願人/特許権者： 株式会社豊田中央研究所 ,  トヨタ自動車株式会社
代理人 (1件)： 特許業務法人快友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2014-035659
公開番号（公開出願番号）：特開2015-162510
出願日： 2014年02月26日
公開日（公表日）： 2015年09月07日
要約：

【課題】ヘテロ接合を有するノーマリオフ型の半導体装置において、ゲートリーク電流が抑えられた半導体装置を提供すること。【解決手段】 半導体装置1は、ヘテロ接合を有する半導体積層体10、半導体積層体10上に設けられているドレイン電極22、半導体積層体10上に設けられているとともにドレイン電極22から離れて配置されているソース電極26、半導体積層体10上に設けられているとともにドレイン電極22とソース電極26の間に配置されているp型半導体層24、及び、p型半導体層24の一方の端部に電気的に接続するゲート電極28を備える。p型半導体層24の上面の少なくとも一部は、ゲート電極28と接触しない。【選択図】図1

請求項（抜粋）：

ヘテロ接合を有する半導体積層体と、 前記半導体積層体上に設けられているドレイン電極と、 前記半導体積層体上に設けられており、前記ドレイン電極から離れて配置されているソース電極と、 前記半導体積層体上に設けられており、前記ドレイン電極と前記ソース電極の間に配置されているp型半導体層と、 前記p型半導体層の一方の端部に電気的に接続するゲート電極と、を備え、 前記p型半導体層の上面の少なくとも一部は、前記ゲート電極と接触しないように構成されている半導体装置。

IPC (9件)：

H01L 21/337 ,  H01L 27/098 ,  H01L 29/808 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/28 ,  H01L 21/285 ,  H01L 29/41

FI (5件)：

H01L29/80 C ,  H01L29/80 H ,  H01L21/28 301B ,  H01L21/285 S ,  H01L29/44 L

Fターム (31件)：

4M104AA04 ,  4M104AA07 ,  4M104BB02 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB14 ,  4M104BB18 ,  4M104BB40 ,  4M104CC01 ,  4M104DD34 ,  4M104DD37 ,  4M104FF01 ,  4M104GG12 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GR12 ,  5F102GS07 ,  5F102GS09 ,  5F102GV03

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-349246   出願人：日本電気株式会社

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-349246   出願人：日本電気株式会社