特許
J-GLOBAL ID:201503009631742778
コンパレータ回路、コンパレータ回路の制御方法、A/D変換回路、及び、表示装置
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
山本 孝久
, 吉井 正明
公報種別:公開公報
出願番号(国際出願番号):特願2013-270704
公開番号(公開出願番号):特開2015-126454
出願日: 2013年12月27日
公開日(公表日): 2015年07月06日
要約:
【課題】差動回路部の動作状態に合わせた、消費電力の最適化を図ることで、消費電力の低減が可能なコンパレータ回路、コンパレータ回路の制御方法、並びに、当該コンパレータ回路を有するA/D変換回路及び表示装置を提供する。【解決手段】本開示のコンパレータ回路は、2つの入力信号の差分を検出する差動回路部と、差動回路部に電流を供給する電流供給部と、差動回路部の動作タイミングを検出し、その検出結果に応じて電流供給部が差動回路部に対して供給する電流を制御する制御部と、を備える。【選択図】 図1
請求項(抜粋):
2つの入力信号の差分を検出する差動回路部と、
差動回路部に電流を供給する電流供給部と、
差動回路部の動作タイミングを検出し、その検出結果に応じて電流供給部が差動回路部に対して供給する電流を制御する制御部と、
を備えるコンパレータ回路。
IPC (4件):
H03K 5/08
, H03M 1/12
, G09G 3/20
, G09G 3/32
FI (7件):
H03K5/08 P
, H03M1/12 A
, G09G3/20 624B
, G09G3/20 611B
, G09G3/20 611A
, G09G3/32 A
, G09G3/20 621E
Fターム (49件):
5C080AA07
, 5C080BB05
, 5C080BB06
, 5C080CC03
, 5C080DD01
, 5C080DD22
, 5C080DD23
, 5C080DD26
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C380AA03
, 5C380AB06
, 5C380AB34
, 5C380BA02
, 5C380BA03
, 5C380BA12
, 5C380BA15
, 5C380BA21
, 5C380CA08
, 5C380CA12
, 5C380CB01
, 5C380CC27
, 5C380CC50
, 5C380CC62
, 5C380CE04
, 5C380CF21
, 5C380CF28
, 5C380CF48
, 5C380CF49
, 5C380CF51
, 5C380CF52
, 5C380CF61
, 5C380DA02
, 5C380DA07
, 5C380DA30
, 5C380DA32
, 5C380DA34
, 5C380DA58
, 5J022AA01
, 5J022BA06
, 5J022CE01
, 5J022CF01
, 5J022CF02
, 5J039DB03
, 5J039KK16
, 5J039KK18
, 5J039MM04
引用特許:
出願人引用 (7件)
-
コンパレータ回路
公報種別:公開公報
出願番号:特願2010-044369
出願人:株式会社半導体理工学研究センター
-
コンパレータ回路
公報種別:公開公報
出願番号:特願2001-011640
出願人:富士電機株式会社
-
入力処理回路
公報種別:公開公報
出願番号:特願2005-355331
出願人:株式会社デンソー
全件表示
審査官引用 (6件)
-
コンパレータ回路
公報種別:公開公報
出願番号:特願2010-044369
出願人:株式会社半導体理工学研究センター
-
コンパレータ回路
公報種別:公開公報
出願番号:特願2001-011640
出願人:富士電機株式会社
-
入力処理回路
公報種別:公開公報
出願番号:特願2005-355331
出願人:株式会社デンソー
全件表示
前のページに戻る