特許
J-GLOBAL ID：201503012359498456

実装基板のランド構造および実装基板の振動音低減方法

発明者：
服部 和生

服部 和生 について

, 
藤本 力

藤本 力 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 特許業務法人 楓国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-177639
公開番号（公開出願番号）：特開2014-036170
特許番号：特許第5768782号
出願日： 2012年08月10日
公開日（公表日）： 2014年02月24日
請求項（抜粋）：
【請求項1】 複数の誘電体層と内部電極とが交互に積層された直方体形状の素体と、該素体の長手方向に沿った両側面にそれぞれ形成された外部電極とを備えた積層コンデンサが実装される実装基板に形成され、前記外部電極が実装されるランド電極のランド構造であって、 前記ランド電極は、前記素体が配置される領域の前記長手方向の両端間の中央であって、前記長手方向に直交する方向に離間して形成された一対の電極であり、前記長手方向の長さが前記外部電極の長手方向の長さよりも短く、 前記ランド電極の前記長手方向に沿った長さLDは、前記積層コンデンサの前記素体の長手方向に沿った長さLCの0.2倍から0.5倍である、 実装基板のランド構造。
IPC (3件)：
H01G 2/06 ( 200 6.01) ,  H01G 13/00 ( 201 3.01) ,  H01G 4/12 ( 200 6.01)
FI (4件)：
H01G 1/035 E ,  H01G 1/035 C ,  H01G 13/00 361 Z ,  H01G 4/12 343
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM