特許
J-GLOBAL ID：201503012612799069
低解像度バッファベースのピクセルカリング
発明者：
出願人/特許権者：
代理人 (12件)：
蔵田 昌俊
, 福原 淑弘
, 野河 信久
, 峰 隆司
, 河野 直樹
, 砂川 克
, 井関 守三
, 赤穂 隆雄
, 井上 正
, 佐藤 立志
, 岡田 貴志
, 堀内 美保子
公報種別：特許公報
出願番号（国際出願番号）：特願2014-509500
特許番号：特許第5788589号
出願日： 2012年05月04日
請求項（抜粋）：
【請求項1】 グラフィックス処理ユニット(GPU)(6)によって、少なくとも第1の画像サーフェス(22)と第2の画像サーフェス(26)とを受信することであって、前記第2の画像サーフェスが前記第1の画像サーフェスに少なくとも部分的に重なる、受信することと、
ディスプレイ(8)を複数のタイルへと分割することと、
前記GPUによって、前記第1の画像サーフェス上でビニングパスを実行することであって、前記ビニングパスを実行することが、
前記第1の画像サーフェスがどのタイルに属するかを決定することと、
前記第1の画像サーフェスのサーフェス識別子値を、前記第1の画像サーフェスに対応するタイルメモリ(20)のレイヤ(24)のストレージロケーションに記憶することと、を含む、実行することと、
前記第1の画像サーフェスの前記ビニングパスの期間中、前記第2の画像サーフェスのビニングパスを実行する前に、
前記GPUによって、前記第1の画像サーフェスを前記第1の画像サーフェスのサーフェスピクセルの複数のブロックへと分割することと、
前記GPUによって、前記第1の画像サーフェスについての前記サーフェス識別子値を、前記第1の画像サーフェスのサーフェスピクセルの前記複数のブロックのうちのあるブロックに対応する低解像度バッファ(18)内の複数のストレージロケーションのうちのストレージロケーション内に記憶することであって、前記低解像度バッファ内の前記複数のストレージロケーションの各々がまた、前記ディスプレイ上のピクセルのブロックに対応する、記憶することと、
前記第2の画像サーフェス上で前記ビニングパスを実行することと、
前記第2の画像サーフェスの前記ビニングパスの期間中に、
前記第2の画像サーフェスを前記第2の画像サーフェスのサーフェスピクセルの複数のブロックへと分割することと、
前記第2の画像サーフェスのサーフェスピクセルの前記複数のブロックのうちのあるブロックが前記第1の画像サーフェスのピクセルの前記ブロックと完全に同じ場所に位置するとき、前記第2の画像サーフェスについてのサーフェス識別子値を、前記第2の画像サーフェスのサーフェスピクセルの前記複数のブロックのうちの前記ブロックに対応する前記低解像度バッファ内の前記複数のストレージロケーションのうちのストレージロケーション内に記憶することと、
ブロックごとに、記憶された前記サーフェス識別子値に基づいて、レンダリングすべき画像サーフェスを決定することと、
を備える方法。
IPC (2件)：
G06T 11/00 ( 200 6.01)
, G06T 15/40 ( 201 1.01)
G06T 11/00
, G06T 15/40 500
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
