特許
J-GLOBAL ID：201503013362118881

撮像素子及び撮像装置

発明者：
岸 隆史

岸 隆史 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (1件)： 別役 重尚
公報種別：公開公報
出願番号（国際出願番号）：特願2015-115593
公開番号（公開出願番号）：特開2015-213327
出願日： 2015年06月08日
公開日（公表日）： 2015年11月26日
要約：
【課題】画素部の性能を損なわず、かつ周辺回路のチップ面積増大によるコストの増大を抑制する撮像素子を提供する。【解決手段】撮像素子は、第1の半導体基板及び第2の半導体基板と、複数の画素201が行列状に配列された画素部と、画素部の複数の画素から列毎に信号が出力される複数の列信号線208と、列信号線208の各々に接続され、列信号線に出力された信号に所定の処理を施す複数の列回路103を有し、画素部101が第1の半導体基板の領域1に形成されるとともに複数の列回路103が第2の半導体基板の領域2に形成され、複数の列回路103が、行に沿う方向または列に沿う方向の少なくとも一方において、少なくとも隣接する2列で異なる位置に配置されている。【選択図】図16
請求項（抜粋）：
第1の半導体基板および第2の半導体基板と、 複数の画素が行列状に配列された画素部と、 前記画素部の複数の画素から列毎に信号が出力される複数の列信号線と、 前記複数の列信号線の各々に接続され、前記列信号線に出力された信号に所定の処理を施す複数の列回路と、を有する撮像素子において、 前記画素部が前記第1の半導体基板の領域に形成されるとともに前記複数の列回路が前記第2の半導体基板の領域に形成され、 前記複数の列回路が、行に沿う方向または列に沿う方向の少なくとも一方において、少なくとも隣接する2列で異なる位置に配置されていることを特徴とする撮像素子。
IPC (5件)：
H04N 5/378 ,  H04N 5/369 ,  H04N 5/374 ,  H01L 27/14 ,  H01L 27/146
FI (5件)：
H04N5/335 780 ,  H04N5/335 690 ,  H04N5/335 740 ,  H01L27/14 D ,  H01L27/14 A
Fターム (19件)：
4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118BA19 ,  4M118CA04 ,  4M118DD04 ,  4M118FA06 ,  4M118FA25 ,  4M118GA02 ,  4M118GC07 ,  4M118GD04 ,  4M118HA31 ,  4M118HA33 ,  5C024CY47 ,  5C024GY31 ,  5C024GY36 ,  5C024GZ41 ,  5C024HX23 ,  5C024HX55
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM