特許

J-GLOBAL ID：201503013461972592

集積回路の設計

発明者： ボブデ, マドゥール ,  チェン, チューフェイ ,  アザム, ミスバ ウル ,  テリル, カイル ,  ガオ, ヤン ,  シ, シャロン
出願人/特許権者： ヴィシェイ-シリコニックス
代理人 (4件)： 池田 成人 ,  酒巻 順一郎 ,  野田 雅一 ,  山口 和弘
公報種別：公表公報
出願番号（国際出願番号）：特願2015-510398
公開番号（公開出願番号）：特表2015-519744
出願日： 2013年04月30日
公開日（公表日）： 2015年07月09日
要約：

ハイブリッドスプリットゲート型半導体の形成方法。本発明の方法の実施形態によれば、半導体基板に複数の第1のトレンチを第1の深さまで形成する。また、半導体基板に複数の第2のトレンチを第2の深さまで形成する。複数の第1のトレンチは、複数の第2のトレンチと平行である。また、複数の第1のトレンチの一部のトレンチは、複数の第2のトレンチの一部のトレンチと交互に隣接している。【選択図】 図1

請求項（抜粋）：

半導体基板に複数の第1のトレンチを第1の深さまで形成するステップと、 前記半導体基板に複数の第2のトレンチを第2の深さまで形成するステップと、を含み、 前記複数の第1のトレンチが、前記複数の第2のトレンチと平行であり、 前記複数の第1のトレンチのさらなるトレンチが、前記複数の第2のトレンチの一部のトレンチと交互に隣接している、方法。

IPC (4件)：

H01L 29/78 ,  H01L 29/06 ,  H01L 21/28 ,  H01L 29/41

FI (6件)：

H01L29/78 652M ,  H01L29/78 653C ,  H01L29/06 301V ,  H01L29/06 301F ,  H01L21/28 301A ,  H01L29/44 Y

Fターム (8件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104EE09 ,  4M104EE10 ,  4M104FF06 ,  4M104FF27 ,  4M104GG18

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2010-202068   出願人：株式会社東芝