特許

J-GLOBAL ID：201503014071313438

半導体装置及び半導体装置の製造方法

発明者： 北村 政幸 ,  坂田 敦子 ,  宮崎 久生 ,  梶田 明広 ,  酒井 忠司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 特許業務法人スズエ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2014-051244
公開番号（公開出願番号）：特開2015-176959
出願日： 2014年03月14日
公開日（公表日）： 2015年10月05日
要約：

【課題】グラフェン配線を用いて低抵抗の配線構造を実現することが可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、グラフェン配線14と、グラフェン配線上に形成された絶縁膜16と、グラフェン配線及び絶縁膜に設けられたヴィアホール18内に形成されたヴィア導電部20とを備える。【選択図】図4

請求項（抜粋）：

グラフェン配線と、 前記グラフェン配線上に形成された絶縁膜と、 前記グラフェン配線及び前記絶縁膜に設けられたヴィアホール内に形成されたヴィア導電部と、 を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 21/768 ,  H01L 23/522 ,  H01L 21/320 ,  H01L 23/532

FI (2件)：

H01L21/90 B ,  H01L21/88 M

Fターム (36件)：

5F033JJ00 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ15 ,  5F033JJ16 ,  5F033JJ19 ,  5F033KK00 ,  5F033KK07 ,  5F033KK18 ,  5F033KK33 ,  5F033LL02 ,  5F033LL03 ,  5F033LL04 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN13 ,  5F033NN33 ,  5F033PP06 ,  5F033PP12 ,  5F033PP14 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033RR09 ,  5F033SS21 ,  5F033UU04 ,  5F033VV01 ,  5F033XX09 ,  5F033XX10

引用特許：

審査官引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2009-252189   出願人：株式会社東芝