特許
J-GLOBAL ID：201503017562281111
再構成可能な半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 真二
公報種別：特許公報
出願番号（国際出願番号）：特願2012-090622
公開番号（公開出願番号）：特開2013-219699
特許番号：特許第5822772号
出願日： 2012年04月11日
公開日（公表日）： 2013年10月24日
請求項（抜粋）：
【請求項1】 再構成可能な半導体装置であって、
アレイを構成するとともに互いに接続する複数の論理部を備え、
前記各論理部は、第1及び第2メモリセルユニットのペアを備え、
前記第1及び第2メモリセルユニットの各々は、複数のアドレスで特定された入力値の論理演算を、データ線に出力するように構成される真理値表データを書き込むと、論理要素として動作し、及び/又は、あるアドレスで特定された入力値を、他のメモリセルユニットのアドレスに接続するデータ線に出力するように構成される真理値表データを書き込むと、接続要素として動作し、
前記第1メモリセルユニットの後段には、クロックと同期する順序回路を有し、
前記論理部は、さらに動作切替信号に従って、第1又は第2メモリセルユニットに、選択的にアドレスを出力する選択部を、前記第1及び第2メモリセルユニットのペア毎に有することを特徴とする半導体装置。
IPC (2件)：
H03K 19/177 ( 200 6.01)
, H01L 21/82 ( 200 6.01)
H03K 19/177
, H01L 21/82 A
出願人引用 (1件)
-
半導体メモリ回路
公報種別：公開公報
出願番号：特願平10-037399
出願人：株式会社リコー
引用文献：
前のページに戻る
