特許
J-GLOBAL ID：201503020877041217

メモリセルを感知するための自己バイアスマルチ基準

発明者：
ミエトゥス, デイビッド フランシス

ミエトゥス, デイビッド フランシス について


出願人/特許権者：
マイクロチップ テクノロジー インコーポレイテッド

マイクロチップ テクノロジー インコーポレイテッド について


代理人 (2件)： 山本 秀策 ,  森下 夏樹
公報種別：公表公報
出願番号（国際出願番号）：特願2015-532160
公開番号（公開出願番号）：特表2015-531958
出願日： 2013年09月18日
公開日（公表日）： 2015年11月05日
要約：
いかなるメモリセルもアサートされていないビット線上に出現する電流は、VDD電位でビット線と電力供給部との間に接続されるゲート-ドレイン短絡PMOSプルアップデバイスにバイアスをかけるように読取が行われる前のビット線事前充電時間中に使用されてもよい。このPMOSプルアップデバイスのゲートに接続される静電容量は、いったん事前充電時間が完了すると、ドレインが切断されるときに、結果として生じたゲート-ソース電圧を「格納する」ために使用されてもよい。いったん読取動作が開始すると、「格納された」結果として生じたゲート-ソース電圧を有する、PMOSプルアップデバイスの電流、および「格納された」結果として生じたゲート-ソース電圧自体は、その読取動作中にビット線に接続されるアサートされたメモリセルの状態を感知するための基準、またはマルチ基準として、再利用される。
請求項（抜粋）：
フローティングゲートを有するメモリセルの充電状態を判定するための方法であって、前記方法は、 ビット線に連結された全てのメモリセルがアサート停止されるときに、前記ビット線内の第1の電流を感知するステップと、 前記第1の電流を電圧に変換するステップと、 前記電圧を格納するステップと、 前記格納された電圧に基づいて、基準電流を提供するステップと、 前記格納された電圧から、感知増幅器のための入力として使用される電圧基準を提供するステップと、 前記ビット線に接続された単一のメモリセルが、その読取動作中にアサートされるときに、前記感知増幅器を用いて、前記基準電流を前記ビット線内の第2の電流と比較するステップと、 前記第2の電流との前記基準電流の前記比較から、前記単一のメモリセルに格納されたビット値充電状態を前記感知増幅器の出力から判定するステップと を含む、方法。
IPC (1件)：
G11C 16/06
FI (1件)：
G11C17/00 634E
Fターム (15件)：
5B225BA02 ,  5B225CA04 ,  5B225CA14 ,  5B225DA09 ,  5B225EB01 ,  5B225ED09 ,  5B225EE02 ,  5B225EE05 ,  5B225EE13 ,  5B225EG10 ,  5B225EG14 ,  5B225EG16 ,  5B225EH06 ,  5B225FA01 ,  5B225FA02
引用特許：
出願人引用 (2件)
  • 相変化半導体メモリ装置
    公報種別：公開公報   出願番号：特願2006-039662   出願人：三星電子株式会社
  • 自己バイアス電流基準
    公報種別：公表公報   出願番号：特願2015-532159   出願人：マイクロチップテクノロジーインコーポレイテッド
審査官引用 (1件)
  • 自己バイアス電流基準
    公報種別：公表公報   出願番号：特願2015-532159   出願人：マイクロチップテクノロジーインコーポレイテッド

前のページに戻る

TOP

BOTTOM