特許
J-GLOBAL ID：201503031937903303

半導体装置

発明者：
三 須 伸一郎

三 須 伸一郎 について

, 
中 村 和 敏

中 村 和 敏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (3件)： 勝沼 宏仁 ,  関根 毅 ,  赤岡 明
公報種別：公開公報
出願番号（国際出願番号）：特願2013-188304
公開番号（公開出願番号）：特開2015-056482
出願日： 2013年09月11日
公開日（公表日）： 2015年03月23日
要約：
【課題】エミッタとコレクタとの間における短絡破壊を抑制することができる半導体装置を提供する。【解決手段】本実施形態による半導体装置は、第1導電型の第1のベース層を備える。第2導電型の第2のベース層は、第1のベース層上に設けられている。第1導電型の第1の半導体層は、第2のベース層の前記第1のベース層と反対側に設けられている。第2導電型の第2の半導体層は、第1のベース層の第2のベース層と反対側に設けられている。複数の第1電極は、第1の半導体層および第2のベース層に第1絶縁膜を介して設けられている。第2電極は、隣り合う第1電極の間に、第1の半導体層および第2の半導体層に第2絶縁膜を介して設けられている。第2電極側の第1のベース層の抵抗は、ゲート電極側の第1のベース層の抵抗よりも低い。【選択図】図1
請求項（抜粋）：
第1導電型の第1のベース層と、 前記第1のベース層上に設けられた第2導電型の第2のベース層と、 前記第2のベース層の前記第1のベース層と反対側に設けられた第1導電型の第1の半導体層と、 前記第1のベース層の前記第2のベース層と反対側に設けられた第2導電型の第2の半導体層と、 前記第1の半導体層および前記第2のベース層に第1絶縁膜を介して設けられた複数の第1電極と、 隣り合う前記第1電極の間に、前記第1の半導体層および前記第2の半導体層に第2絶縁膜を介して設けられた第2電極とを備え、 前記第2電極側の前記第1のベース層の抵抗は、前記ゲート電極側の前記第1のベース層の抵抗よりも低いことを特徴とする半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 29/739 ,  H01L 29/06
FI (8件)：
H01L29/78 652L ,  H01L29/78 652D ,  H01L29/78 652F ,  H01L29/78 655A ,  H01L29/78 652J ,  H01L29/78 653A ,  H01L29/06 301M ,  H01L29/06 301V
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM