特許
J-GLOBAL ID：201503080121008722
回路基板および半導体部品
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
池上 徹真
, 須藤 章
, 松山 允之
公報種別：公開公報
出願番号（国際出願番号）：特願2014-252363
公開番号（公開出願番号）：特開2015-097273
出願日： 2014年12月12日
公開日（公表日）： 2015年05月21日
要約：
【課題】小型化と、素子の相互干渉やノイズ等による誤動作の抑制を両立する回路基板を提供する。【解決手段】実施の形態の回路基板は、複数の電子部品がプリント配線板に実装される回路基板であって、プリント配線板に実装される半導体デバイスと、半導体デバイスに対しプリント配線板の反対側に設けられる第1のEBG構造体とを備え、半導体デバイスの動作周波数が、第1のEBG構造体の遮断帯域外にあり、第1のEBG構造体がプリント配線板のグラウンドまたは電源に接続され、回路基板の動作周波数が、第1のEBG構造体の遮断帯域内にあり、第1のEBG構造体が、第1の導電体で形成される電極部と、電極部に略平行に設けられ第2の導電体で形成され10mm角以下のパッチ部と、電極部とパッチ部との間に設けられる絶縁層と、絶縁層内のパッチ部と電極部との間に設けられ、パッチ部と電極部とに接続されるビアと、を備えるマッシュルーム構造である。【選択図】図1
請求項（抜粋）：
複数の電子部品がプリント配線板に実装される回路基板であって、
前記プリント配線板に実装される半導体デバイスと、前記半導体デバイスに対し前記プリント配線板の反対側に設けられる第1のEBG構造体とを備え、
前記半導体デバイスの動作周波数が、前記第1のEBG構造体の遮断帯域外にあり、
前記第1のEBG構造体が前記プリント配線板のグラウンドまたは電源に接続され、
前記回路基板の動作周波数が、前記第1のEBG構造体の遮断帯域内にあり、
前記第1のEBG構造体が、
第1の導電体で形成される電極部と、
前記電極部に略平行に設けられ第2の導電体で形成され10mm角以下のパッチ部と、
前記電極部と前記パッチ部との間に設けられる絶縁層と、
前記絶縁層内の前記パッチ部と前記電極部との間に設けられ、前記パッチ部と前記電極部とに接続されるビアと、
を備えるマッシュルーム構造であることを特徴とする回路基板。
IPC (3件)：
H01L 23/12
, H05K 3/46
, H01L 23/00
H01L23/12 E
, H05K3/46 Q
, H01L23/00 C
5E316AA43
, 5E316CC08
, 5E316FF45
, 5E316HH01
, 5E316JJ02
, 5E316JJ03
