特許
J-GLOBAL ID：201503090950710413

撮像装置

発明者：
加藤 愛子

加藤 愛子 について

, 
北村 慎吾

北村 慎吾 について

, 
豊田 剛宏

豊田 剛宏 について

, 
成瀬 裕章

成瀬 裕章 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (2件)： 阿部 琢磨 ,  黒岩 創吾
公報種別：公開公報
出願番号（国際出願番号）：特願2013-212297
公開番号（公開出願番号）：特開2015-076533
出願日： 2013年10月09日
公開日（公表日）： 2015年04月20日
要約：
【課題】 良好な画像が得られる撮像装置を提供する。【解決手段】 画素回路領域1と周辺回路領域2との間に位置して、画素回路領域1および周辺回路領域2と境界を成す中間領域3をさらに備え、 画素回路領域1、周辺回路領域2および中間領域3には、半導体層11と、半導体層11の上に位置する第1配線層31と、第1配線層31よりも半導体層から離れて位置する第2配線層32とが設けられ、中間領域3において画素回路と周辺回路とが少なくとも第1配線層31および第2配線層32の一方の配線層を介して接続されており、 中間領域3における一方の配線層の、中間領域3の総面積に対する面積占有率は、画素回路領域1における一方の配線層の画素回路領域1の総面積に対する面積占有率の0.5倍以上1.5倍以下である。【選択図】 図1
請求項（抜粋）：
複数の画素回路が行列状に配された画素回路領域と、 前記画素回路領域の周辺に位置し周辺回路が配された周辺回路領域と、を備える撮像装置であって、 前記画素回路領域と前記周辺回路領域との間に位置して、前記画素回路領域および前記周辺回路領域と境界を成す中間領域をさらに備え、 前記画素回路領域、前記周辺回路領域および前記中間領域には、半導体層と、前記半導体層の上に位置する第1配線層と、前記第1配線層よりも前記半導体層から離れて位置する第2配線層とが設けられ、前記中間領域において前記画素回路と前記周辺回路とが少なくとも前記第1配線層および前記第2配線層の一方の配線層を介して接続されており、 前記中間領域における前記一方の配線層の、前記中間領域の総面積に対する面積占有率は、前記画素回路領域における前記一方の配線層の前記画素回路領域の総面積に対する面積占有率の0.5倍以上1.5倍以下であることを特徴とする撮像装置。
IPC (8件)：
H01L 27/14 ,  H01L 27/146 ,  H01L 21/320 ,  H01L 21/768 ,  H01L 23/522 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/82
FI (5件)：
H01L27/14 D ,  H01L27/14 A ,  H01L21/88 S ,  H01L27/04 D ,  H01L21/82 C
Fターム (51件)：
4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA24 ,  4M118CA34 ,  4M118FA06 ,  4M118FA28 ,  4M118GA09 ,  4M118GB09 ,  4M118GC07 ,  4M118GC14 ,  4M118GD04 ,  4M118GD11 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK04 ,  5F033KK08 ,  5F033KK11 ,  5F033MM02 ,  5F033RR06 ,  5F033RR08 ,  5F033UU01 ,  5F033VV02 ,  5F033VV16 ,  5F033XX01 ,  5F038BH17 ,  5F038CA05 ,  5F038CD10 ,  5F038CD18 ,  5F038EZ09 ,  5F038EZ15 ,  5F038EZ20 ,  5F064BB22 ,  5F064DD13 ,  5F064DD14 ,  5F064DD48 ,  5F064EE15 ,  5F064EE23 ,  5F064EE27 ,  5F064EE32 ,  5F064EE33 ,  5F064EE51 ,  5F064GG03 ,  5F064HH06
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM