半導体装置および半導体装置の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人サトー国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-188290
公開番号（公開出願番号）：特開2015-056478
出願日： 2013年09月11日
公開日（公表日）： 2015年03月23日
要約：

【課題】異なる種類のパターンの底部の位置をほぼ同じに揃える。【解決手段】本実施形態の半導体装置は、複数のメモリセルトランジスタと、ソース側選択ゲートトランジスタと、ドレイン側選択ゲートトランジスタとを有するNANDセルユニットを複数備える。ドレイン側選択ゲートトランジスタのドレイン側選択ゲート電極間の間隔は、ソース側選択ゲートトランジスタのソース側選択ゲート電極間の間隔よりも広い。ドレイン側ライナーシリコン窒化膜のうちの半導体基板の上面上の部分の膜厚は、ソース側ライナーシリコン窒化膜のうちの半導体基板の上面上の部分の膜厚よりも薄い。【選択図】図9

請求項（抜粋）：

半導体基板上に所定間隔を空けて形成され、電荷蓄積層を有する複数のメモリセルトランジスタと、前記複数のメモリセルトランジスタの一端に配置されたソース側選択ゲートトランジスタと、前記複数のメモリセルトランジスタの他端に配置されたドレイン側選択ゲートトランジスタとを有するNANDセルユニットを複数備え、前記NANDセルユニットの前記ソース側選択ゲートトランジスタ同士が隣接して配置されると共に、前記ドレイン側選択ゲートトランジスタ同士が隣接して配置され、前記ドレイン側選択ゲートトランジスタのドレイン側選択ゲート電極間の間隔は、前記ソース側選択ゲートトランジスタのソース側選択ゲート電極間の間隔よりも広く構成され、前記半導体基板の上面における前記ドレイン側選択ゲート電極間に設けられたビット線コンタクトと、前記半導体基板の上面における前記ソース側選択ゲート電極間に設けられたソース線コンタクトと、前記ドレイン側選択ゲート電極間において、前記ドレイン側選択ゲート電極の上面、側壁、前記半導体基板の上面の上に積層形成されたドレイン側ライナーシリコン酸化膜及びドレイン側ライナーシリコン窒化膜と、前記ソース側選択ゲート電極間において、前記ソース側選択ゲート電極の上面、側壁、前記半導体基板の上面の上に積層形成されたソース側ライナーシリコン酸化膜及びソース側ライナーシリコン窒化膜とを備え、前記ドレイン側ライナーシリコン窒化膜のうちの前記半導体基板の上面上の部分の膜厚は、前記ソース側ライナーシリコン窒化膜のうちの前記半導体基板の上面上の部分の膜厚よりも薄く形成されていることを特徴とする半導体装置。

IPC (9件)：

H01L 21/824 , H01L 27/115 , H01L 27/10 , H01L 21/336 , H01L 29/788 , H01L 29/792 , H01L 21/768 , H01L 21/28 , H01L 29/417

FI (7件)：

H01L27/10 434 , H01L27/10 481 , H01L29/78 371 , H01L21/90 C , H01L21/90 A , H01L21/28 L , H01L29/50 M

Fターム (76件)：

4M104AA01 , 4M104BB01 , 4M104BB18 , 4M104CC01 , 4M104CC05 , 4M104DD05 , 4M104DD08 , 4M104DD16 , 4M104DD17 , 4M104DD66 , 4M104EE03 , 4M104EE09 , 4M104EE12 , 4M104EE17 , 4M104FF16 , 4M104FF22 , 4M104GG09 , 4M104GG14 , 4M104GG16 , 4M104HH05 , 4M104HH20 , 5F033HH04 , 5F033HH19 , 5F033JJ01 , 5F033JJ19 , 5F033KK01 , 5F033KK19 , 5F033MM05 , 5F033MM15 , 5F033NN06 , 5F033NN07 , 5F033NN08 , 5F033NN30 , 5F033NN33 , 5F033NN34 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ13 , 5F033QQ35 , 5F033QQ37 , 5F033QQ48 , 5F033RR04 , 5F033RR06 , 5F033RR30 , 5F033TT02 , 5F033TT08 , 5F033VV06 , 5F033VV16 , 5F033XX00 , 5F033XX25 , 5F033XX28 , 5F083EP02 , 5F083EP23 , 5F083EP33 , 5F083EP34 , 5F083EP53 , 5F083EP55 , 5F083EP76 , 5F083ER22 , 5F083JA04 , 5F083JA39 , 5F083JA56 , 5F083MA06 , 5F083MA19 , 5F083NA01 , 5F083PR06 , 5F083PR40 , 5F101BA29 , 5F101BA36 , 5F101BB05 , 5F101BB08 , 5F101BD22 , 5F101BD34 , 5F101BE07 , 5F101BH14

引用特許：

審査官引用 (4件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2008-253473 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2004-282336 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2008-136567 出願人：株式会社東芝

全件表示

前のページに戻る