特許
J-GLOBAL ID：201503099541699880

静電放電(ESD)保護を備えた電力供給

発明者：
リアン ワン

リアン ワン について

, 
ウェイビアオ ジャン

ウェイビアオ ジャン について

, 
デニング ワン

デニング ワン について

, 
ジョン エリック クンズ

ジョン エリック クンズ について


出願人/特許権者：
テキサス インスツルメンツ インコーポレイテッド

テキサス インスツルメンツ インコーポレイテッド について


代理人 (1件)： 片寄 恭三
公報種別：公表公報
出願番号（国際出願番号）：特願2014-554795
公開番号（公開出願番号）：特表2015-505644
出願日： 2013年01月23日
公開日（公表日）： 2015年02月23日
要約：
装置が、第1のイントリンシックボディダイオード(215)を含む第1のPFET(M1)(210)と、第1のPFET(210)のソースに結合される静電放電(ESD)サブ回路(ESD1)(222)と、そのアノードが第1のPFET(210)のゲート(VG)に結合されるツェナーダイオード(240)などの逆バイアス電圧要素と、ツェナーダイオード(240)のカソードに結合されるソースを有する第2のPFET(M2)(250)と、第2のPFET(250)のゲートに結合されるキャパシタ(C1)(270)と、第2のPFET(250)のゲートに結合される第1のレジスタ(R1)(260)を含む。この装置は、正及び負の静電気遷移放電事象両方から保護することができる。
請求項（抜粋）：
装置であって、 第1のイントリンシックボディダイオードを含む第1のP型電界効果トランジスタ(PFET)、 前記第1のPFETのソースに結合される静電放電(ESD)サブ回路、 そのアノードが前記第1のPFETのゲートに結合される、逆バイアス電圧要素、 前記逆バイアス電圧要素のカソードに結合されるソースを有する第2のPFET、 前記第2のPFETのゲートに結合されるキャパシタ、及び 前記第2のPFETのゲートに結合される第1のレジスタ、 を含む、装置。
IPC (3件)：
H01L 21/822 ,  H01L 27/04 ,  H01L 27/06
FI (4件)：
H01L27/04 H ,  H01L27/06 311A ,  H01L27/06 311B ,  H01L27/06 311C
Fターム (14件)：
5F038BH02 ,  5F038BH03 ,  5F038BH04 ,  5F038BH05 ,  5F038BH07 ,  5F038BH13 ,  5F038BH14 ,  5F038EZ20 ,  5F048AA02 ,  5F048BC03 ,  5F048CC01 ,  5F048CC05 ,  5F048CC06 ,  5F048CC09
引用特許：
出願人引用 (6件)
  • 静電気放電保護回路
    公報種別：公開公報   出願番号：特願2004-041775   出願人：富士通株式会社
  • 負荷駆動回路
    公報種別：公開公報   出願番号：特願2006-204766   出願人：株式会社ルネサステクノロジ
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願2008-076987   出願人：株式会社コスモ・アソシエ
全件表示
審査官引用 (6件)
  • 静電気放電保護回路
    公報種別：公開公報   出願番号：特願2004-041775   出願人：富士通株式会社
  • 負荷駆動回路
    公報種別：公開公報   出願番号：特願2006-204766   出願人：株式会社ルネサステクノロジ
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願2008-076987   出願人：株式会社コスモ・アソシエ
全件表示

前のページに戻る

TOP

BOTTOM