特許

J-GLOBAL ID：200903012364233799

半導体装置のための保護装置

発明者： 河野 憲司
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-210908
公開番号（公開出願番号）：特開2001-044291
出願日： 1999年07月26日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 ESDのような高速サージに対しても、十分に耐え得るような半導体装置を提供する。【解決手段】 保護回路40は、FET41、コンデンサ42及びこれに並列接続した直列回路43を備えている。コンデンサ42はFET41のゲート・ドレイン間に接続されている。FET41は、そのソースにて、ツェナーダイオード50を介しFET10のゲートに接続されている。

請求項（抜粋）：

半導体基板に形成された主トランジスタ(10)を高速サージから保護する保護装置において、前記主トランジスタの制御端子に直接にカソードが接続された逆流阻止用ツェナーダイオード(50)と、このツェナーダイオードのアノード及び前記主トランジスタの入力端子にそれぞれ接続された出力端子及び入力端子を備える保護用トランジスタ(41)と、この保護用トランジスタの制御端子と前記主トランジスタの入力端子との間に接続されて前記高速サージに基づき生ずる初期サージ電流を前記保護用トランジスタの制御端子に流入させる保護用コンデンサ(42)とを備えて、前記保護用トランジスタは、前記初期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記初期サージ電流に後続して生ずる次期サージ電流を前記逆流阻止用ツェナーダイオードを通して前記主トランジスタの制御端子に流入させ、前記主トランジスタは、前記次期サージ電流の流入によりオンしたとき、前記高速サージに基づき前記次期サージ電流に後続して生ずる最終サージ電流を流すようにしたことを特徴とする半導体装置のための保護装置。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 F ,  H01L 27/04 H ,  H01L 29/78 301 K

Fターム (35件)：

5F038AC05 ,  5F038AR09 ,  5F038BH02 ,  5F038BH03 ,  5F038BH04 ,  5F038BH06 ,  5F038BH07 ,  5F038BH12 ,  5F038BH13 ,  5F038EZ01 ,  5F038EZ20 ,  5F040DA19 ,  5F040DB01 ,  5F040DB06 ,  5F040DB07 ,  5F040DB09 ,  5F040DC01 ,  5F040EK01 ,  5F040EK05 ,  5F048AA02 ,  5F048AB06 ,  5F048AC08 ,  5F048AC10 ,  5F048BA16 ,  5F048BE03 ,  5F048BG12 ,  5F048BG14 ,  5F048CC01 ,  5F048CC05 ,  5F048CC06 ,  5F048CC08 ,  5F048CC10 ,  5F048CC15 ,  5F048CC18 ,  5F048CC19

引用特許：

審査官引用 (4件)

• 過電圧保護半導体スイッチ
  公報種別：公開公報   出願番号：特願平4-192170   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
• モスパワートランジスタの過電圧保護装置
  公報種別：公開公報   出願番号：特願平10-155421   出願人：エスジェエス-トムソンミクロエレクトロニクスソシエテアノニム
• 複合型MOSFET
  公報種別：公開公報   出願番号：特願平6-310152   出願人：株式会社日立製作所
• 制御回路内蔵絶縁ゲート型半導体装置
  公報種別：公開公報   出願番号：特願平8-234573   出願人：株式会社日立製作所