文献
J-GLOBAL ID:201602200711418500   整理番号:16A0314175

低周波数実験のためのFPGAに基づくデュアルフェーズロックイン増幅器

Dual-Phase Lock-In Amplifier Based on FPGA for Low-Frequencies Experiments
著者 (6件):
資料名:
巻: 16  号:ページ: WEB ONLY  発行年: 2016年03月 
JST資料番号: U7015A  ISSN: 1424-8220  CODEN: SENSC9  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: スイス (CHE)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
光熱技法は,侵襲することなく材料特性の検出を可能とする。研究者たちは,中でも,スペースや不必要な電子機能を省略した,特別な位相及び振幅検出(ロックイン機能)用途のハードウェアを開発してきた。本研究は,低周波数用途のフィールドプログラマブルゲートアレイ(FPGA)に基づくデジタルロックイン増幅器の開発について報告した。このシステムは実験あるいは材料研究の種類に応じた適正な周波数の選択および発生を可能とする。その結果は,低誤差及び標準偏差の,最も通常の研究用振幅及び位相検出装置のための良好な線形性及び繰り返し性応答と考えられる,1.0×10-9Hzオーダーの良好な周波数安定性を示した。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
増幅回路  ,  半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る