文献

J-GLOBAL ID：201602201908760797   整理番号：16A0380189

1T-1MTJセルと斬新な誤り処理方策を基礎にして2T-2MTJセル,L3およびラストレベルキャッシュに基づく垂直MTJ,L2キャッシュを設計した熱的安定性ファクタを有するMTJ-利用の”ノーマリ-オフ型プロセッサ”

MTJ-Based “Normally-Off Processors” with Thermal Stability Factor Engineered Perpendicular MTJ, L2 Cache Based on 2T-2MTJ Cell, L3 and Last Level Cache Based on 1T-1MTJ Cell and Novel Error Handling Scheme

著者 (15件)： IKEGAMI K. (Toshiba Corp., Kawasaki, JPN) ,  NOGUCHI H. (Toshiba Corp., Kawasaki, JPN) ,  TAKAYA S. (Toshiba Corp., Kawasaki, JPN) ,  KAMATA C. (Toshiba Corp., Kawasaki, JPN) ,  AMANO M. (Toshiba Corp., Kawasaki, JPN) ,  ABE K. (Toshiba Corp., Kawasaki, JPN) ,  KUSHIDA K. (Toshiba Corp., Kawasaki, JPN) ,  KITAGAWA E. (Toshiba Corp., Kawasaki, JPN) ,  OCHIAI T. (Toshiba Corp., Kawasaki, JPN) ,  SHIMOMURA N. (Toshiba Corp., Kawasaki, JPN) ,  SAIDA D. (Toshiba Corp., Kawasaki, JPN) ,  KAWASUMI A. (Toshiba Corp., Kawasaki, JPN) ,  HARA H. (Toshiba Corp., Kawasaki, JPN) ,  ITO J. (Toshiba Corp., Kawasaki, JPN) ,  FUJITA S. (Toshiba Corp., Kawasaki, JPN)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 2015  ページ： 628-631  発行年： 2015年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： プロセッサ電力の顕著な軽減に,磁気トンネル接合(MTJ)利用のキャッシュメモリが期待されている。しかしながら,高速な動作には書込みエネルギーが急速に増大し,低レベルキャッシュメモリには適さないと考えられる。本報告は,熱的安定性ファクタを巧みに向上させた2T-2MTJpMTJと1T-1MTJメモリセルそして斬新な誤り処理方策を基礎にして低レベルなL2およびL3キャッシュメモリを開発した。これらの技術がSRAMベースのL2およびL3キャッシュメモリと比較して2%性能オーバヘッドで75%エネルギー低減をもたらした。そして,CPU消費電力とチップ面積もそれぞれ65%と35%,通常のプロセッサよりも減らすことができた。

シソーラス用語： *トンネル接合 ,  *磁気抵抗効果 ,  記憶装置 ,  *キャッシュメモリ ,  固体素子 ,  設計 ,  *熱安定化 ,  熱安定性 ,  計算機アーキテクチャ ,  半導体プロセス ,  RAM【メモリ】 ,  省エネルギー ,  *半導体集積回路 ,  CAD【計算機】 ,  不揮発性メモリ ,  双安定回路 ,  誤り訂正 ,  誤り訂正能力 ,  半導体チップ
準シソーラス用語： フリップフロップ ,  プロセッサアーキテクチャ ,  メモリ ,  磁気トンネル接合 ,  *素子設計

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (12件)： セル ,  誤り処理 ,  方策 ,  基礎 ,  垂直 ,  MTJ ,  キャッシュ ,  設計 ,  熱的安定性 ,  ファクタ ,  マリ ,  プロセッサ