文献

J-GLOBAL ID：201602212130527358   整理番号：16A0380198

28nm及びそれを超える埋め込みSTT-MRAMのための1Gビット垂直磁気トンネル接合アレイの系統的な最適化

Systematic Optimization of 1Gbit Perpendicular Magnetic Tunnel Junction Arrays for 28nm Embedded STT-MRAM and Beyond

著者 (15件)： PARK C. (Qualcomm Technol., Inc., California, USA) ,  KAN J. J. (Qualcomm Technol., Inc., California, USA) ,  CHING C. (Applied Materials, Inc., California, USA) ,  AHN J. (Applied Materials, Inc., California, USA) ,  XUE L. (Applied Materials, Inc., California, USA) ,  WANG R. (Applied Materials, Inc., California, USA) ,  KONTOS A. (Applied Materials, Inc., California, USA) ,  LIANG S. (Applied Materials, Inc., California, USA) ,  BANGAR M. (Applied Materials, Inc., California, USA) ,  CHEN H. (Applied Materials, Inc., California, USA) ,  HASSAN S. (Applied Materials, Inc., California, USA) ,  GOTTWALD M. (Qualcomm Technol., Inc., California, USA) ,  ZHU X. (Qualcomm Technol., Inc., California, USA) ,  PAKALA M. (Applied Materials, Inc., California, USA) ,  KANG S. H. (Qualcomm Technol., Inc., California, USA)
資料名： Technical Digest. International Electron Devices Meeting  (Technical Digest. International Electron Devices Meeting)
巻： 2015  ページ： 664-667  発行年： 2015年 
JST資料番号： C0829B  ISSN： 0163-1918  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 系統的な材料及びプロセス共最適化を通して,8nmにおいて22F²の等価ビットセルサイズをもつ,埋め込みSTT-MRAMのための高密度1Gビット垂直磁気トンネル接合(pMTJ)アレイを実証した。すべての臨界素子パラメータを同時に調整し,pMTJベースSTT-MRAMが,スケーラブルで競争力のある埋め込み不揮発性メモリソリューションであることを示した。サブ50nm径pMTJの薄膜調整及び先端エッチングにより,高素子性能及び信頼性,高耐久性を同時に達成した。

シソーラス用語： *トルク ,  *電子スピン ,  *MRAM ,  *埋込み【挿入】 ,  垂直 ,  *トンネル接合 ,  磁気抵抗効果 ,  *最適化 ,  *信頼性 ,  スイッチング ,  ポテンシャル障壁 ,  完全性 ,  データ書込 ,  誤り率 ,  電圧
準シソーラス用語： STT-MRAM ,  WER ,  スピン移動トルク ,  トンネル障壁 ,  磁気トンネル接合 ,  絶縁破壊電圧 ,  同時最適化

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： 埋め込み ,  STT-MRAM ,  ビット ,  垂直 ,  磁気トンネル接合 ,  アレイ ,  系統 ,  最適化