文献

J-GLOBAL ID：201602212432745984   整理番号：16A0611263

エッジ値多値決定図に基づくLUTカスケード:パケット分類への応用【Powered by NICT】

LUT Cascades Based on Edge-Valued Multi-Valued Decision Diagrams: Application to Packet Classification

著者 (4件)： Nakahara Hiroki (Dept. of Electr. & Comput. Eng., Ehime Univ., Matsuyama, Japan) ,  Sasao Tsutomu (Dept. of Comput. Sci., Meiji Univ., Kanagawa, Japan) ,  Iwamoto Hisashi (REVSONIC Corp., Osaka, Japan) ,  Matsuura Munehiro (Dept. of Comput. Sci. & Electron., Kyushu Inst. of Technol., Fukuoka, Japan)
資料名： IEEE Journal on Emerging and Selected Topics in Circuits and Systems  (IEEE Journal on Emerging and Selected Topics in Circuits and Systems)
巻： 6  号： 1  ページ： 73-86  発行年： 2016年 
JST資料番号： W2302A  ISSN： 2156-3357  CODEN： IJESLY  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 端値多値決定図(EVMDDs(k))のための複数のLUTカスケードを用いたパケット分類器を提案した。提案されたものは,DSPブロックとオンチップメモリの両方を用いているので,利用可能なFPGA資源を効率的に利用できる。,次世代400Gbpsインターネットリンク速度(IEEE 802.3)用の単一チップFPGA上での並列パケット分類器を実現することができる。メモリベースの一つであるので,電力消費がTCAMベースのものより低かった。,パケット分類をintermittingなしで行うことができるオンライン更新法を提案した。再生されるHDL符号の再合成を必要とする従来のオフライン更新と比較して,更新時間を劇的に減少した。提案したオンライン更新は追加のハードウェアを必要とするが,オーバーヘッドは,元々のLUTカスケードのわずか8.5%であり,許容できるものであった。Virtex7VC707評価ボード上の二個の平行パケット分類器を実装した。システムスループットは,最小パケットサイズ(40バイト)のための640Gbit/sである。記憶あたりの性能のために,提案したアーキテクチャは既存の方法よりも2.21倍高かった。性能当たりの電力消費については,提案したアーキテクチャは既存の方法よりも11.95倍低かった。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： バイト ,  *FPGA ,  電力消費 ,  ハードウェア ,  計算機アーキテクチャ ,  評価ボード ,  オンチップメモリ ,  三値連想メモリ
準シソーラス用語： オフライン ,  オンライン ,  TCAM ,  *パケット分類 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  エネルギー消費・省エネルギー  (LD01000B)

タイトルに関連する用語 (6件)： エッジ ,  多値 ,  LUT ,  カスケード ,  パケット分類 ,  応用