文献

J-GLOBAL ID：201602217853224950   整理番号：16A0621888

修正したリング相互結合網を有するマルチコアデータフローDSPの設計と評価

Design and Evaluation of a Multicore Dataflow DSP with Modified Ring Interconnection Networks

著者 (3件)： ICHIJO Kenji (Hirosaki Univ., Hirosaki, JPN) ,  KUBOTA Masato (Hirosaki Univ., Hirosaki, JPN) ,  NARITA Akiko (Hirosaki Univ., Hirosaki, JPN)
資料名： Information (Koganei)  (Information (Koganei))
巻： 19  号： 6(B)  ページ： 2403-2417  発行年： 2016年06月 
JST資料番号： L7416A  ISSN： 1343-4500  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 今日では,大規模並列計算用の多数のマルチコアプロセッサがある。大規模並列の潜在性は,プログラム,特にディジタル信号処理応用,固有の平行を活用するのに自然適合する,データフロー実行モデルにより本来提供される。著者らの実験室では,著者らは,LSCベースのDSPと呼ばれるリング相互結合マルチコアデータフローDSPを開発してきた。この研究では,著者らはプログラムの実行時間を低減する目的で修正したリング相互結合網を有する3種類のLSCベースのDSPを提案した。著者らは,3つの提案したDSPを夫々FPGA開発ボード上で実装し,そしてベンチマークとしてベクトルと行列操作両方の実行時間により著者らの提案したDSPの性能を評価した。(翻訳著者抄録)

シソーラス用語： *相互結合網 ,  *マイクロプロセッサ ,  *ディジタル信号プロセッサ ,  並列演算 ,  信号処理 ,  FPGA ,  行列
準シソーラス用語： ディジタル信号処理 ,  *データフロー ,  *マルチコア ,  大規模並列計算

分類 (1件)： 専用演算制御装置  (JC04030Y)

引用文献 (15件)：

• K. Ichijo and K. Nitobe, Design and Evaluation of a Ring Interconnected Multicore Dataflow DSP with a Low Cost Fault Tolerant Mechanism, INFORMATION , Vol. 17, No.1 (2014), 99-110.
• K. Ichijo, K. Niiyama and Y. Yoshioka, Comparative Evaluation of LSC-Based DSP with five kinds of link width, INFORMATION, Vol.13, No.3(B) (2010), 1047-1054.
• K. Niiyama, K. Ichijo and Y. Yoshioka, Execution time measurement of a vector operation on LSC-Based DSP, Proceedings of International Conference on ISPACS (2009), 1-8.
• K. Ichijo and Y. Yoshioka, Efficient Implementation of the Vector Operation on the Loop Structured Computer, Proceedings of the International Conference on PDPTA (2003), 338-344.
• K. Ichijo and Y. Yoshioka, Performance Simulation of the Vector Operation on the Loop Structured Computer, Proceedings of the 3th International Conference on PDCAT (2002), 469-474.

タイトルに関連する用語 (4件)： 相互結合網 ,  DSP ,  設計 ,  評価