文献

J-GLOBAL ID：201602218465268550   整理番号：16A0361875

InAsナノワイヤ/CMOS集積回路のLOCへの応用

著者 (6件)： 島本一成 (上智大 理工) ,  多田共史 (上智大 理工) ,  荻野雄大 (上智大 理工) ,  朝倉啓太 (上智大 理工) ,  下村和彦 (上智大 理工) ,  和保孝夫 (上智大 理工)
資料名： 電子情報通信学会大会講演論文集(CD-ROM)  (電子情報通信学会ソサイエティ大会講演論文集(CD-ROM))
巻： 2016  号： 総合大会  ページ： ROMBUNNO.C-10-13  発行年： 2016年03月01日 
JST資料番号： G0508B  ISSN： 1349-144X  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *ヒ化インジウム ,  *ナノワイヤ ,  *半導体集積回路 ,  CMOS構造 ,  装置 ,  臨床検査 ,  電気伝導率 ,  CMOS集積回路 ,  MOS構造
準シソーラス用語： InAs ,  ラボオンチップ

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： InAs ,  ナノワイヤ ,  CMOS集積回路 ,  応用