集合-対経路選定問題用の長さマッチング経路選定アルゴリズム

NAKATANI Yuta; TAKAHASHI Atsushi

文献

J-GLOBAL ID：201602219621691677 整理番号：16A0004097

集合-対経路選定問題用の長さマッチング経路選定アルゴリズム

A Length Matching Routing Algorithm for Set-Pair Routing Problem

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=16A0004097&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=16A0004097&from=J-GLOBAL&jstjournalNo=U0466A") }}

著者 (2件)： ,
資料名：
巻： E98.A 号： 12 ページ： 2565-2571 (J-STAGE) 発行年： 2015年
JST資料番号： U0466A ISSN： 1745-1337 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

インターポーザ等の経路選定設計において,有線によって接続されるべきピン対の組合せはしばしば柔軟で,回路性能を維持するために全体有線長及び長さ相違の低減が追求されている。全体有線長は集合対経路選定問題において最小コスト最大フローを検出する事によって最小化できるけれども,長さ相違はしばしば大きく,その低減は容易ではない。本論文において,全体有線長を小さく維持しながら長さ相違を低減するアルゴリズムを提案した。提案アルゴリズムにおいて,初期の経路選定は最小コスト最大フローによって最初に得られる。それから,最小全体有線長を維持しながら最大長を低減するように修正し,長さ相違を低減するために最小長の接続を迂回する。実験によって提案アルゴリズムの有効性を確認した。(翻訳著者抄録)

, , , , , , , , , ,
, , , ,

トラヒック理論 , 有線通信方式・機器

引用文献 (17件)：

[1] Y.-K. Ho and Y.-W. Chang, “Multiple chip planning for chip-interposer codesign,” Proc. 50th Annual Design Automation Conference, DAC'13, pp.1-6, 2013.
[2] W.-H. Liu, M.-S. Chang, and T.-C. Wang, “Floorplanning and signal assignment for silicon interposer-based 3D ICs,” Proc. The 51st Annual Design Automation Conference on Design Automation Conference, DAC'14, pp.1-6, 2014.
[3] M.M. Ozdal and M.D.F. Wong, “Algorithmic study of single-layer bus routing for high-speed boards,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol.25, no.3, pp.490-503, 2006.
[4] M.M. Ozdal and M.D.F. Wong, “A length-matching routing algorithm for high-performance printed circuit boards,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol.25, no.12, pp.2784-2794, 2006.
[5] Y. Kohira and A. Takahashi, “CAFE router: A fast connectivity aware multiple nets routing algorithm for routing grid with obstacles,” IEICE Trans. Fundamentals, vol.E93-A, no.12, pp.2380-2388, 2010.

, , , ,

前のページに戻る