文献

J-GLOBAL ID：201602228249900146   整理番号：16A0977890

313ps読出しアクセス時間を持つ6.05Mb/mm 2 16nm FinFET二重ポンピング1W1R2ポートSRAM【Powered by NICT】

A 6.05-Mb/mm² 16-nm FinFET double pumping 1W1R 2-port SRAM with 313 ps read access time

著者 (7件)： Yabuuchi Makoto (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Sawada Yohei (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Sano Toshiaki (Renesas System Design Corporation, Tokyo, 187-8588, Japan) ,  Ishii Yuichiro (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Tanaka Shinji (Renesas Electronics Corporation, Tokyo, 187-8588, Japan) ,  Tanaka Miki (Renesas System Design Corporation, Tokyo, 187-8588, Japan) ,  Nii Koji (Renesas Electronics Corporation, Tokyo, 187-8588, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： VLSI Circuits  ページ： 1-2  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高密度と低漏れ電流1W1R2ポート(2P)SRAMは,16nm FinFET技術における二重ポンプ内部クロックを備えた6T1ポートSRAMビットセルにより実現した。アドレスラッチ回路を用いた提案したクロック発生器は厳しいセットアップ/ホールド縁無しに,ロバストなタイミング設計を可能にする。6.05Mb/mm~2の最高密度を達成する256kb1W1R2p SRAMマクロを設計した。測定データは読み出しアクセス時間の313psは0.8Vで観察されることを示した。レジメ待機(RS)モードにおける待機漏れ電力はRSのない従来のデュアルポートSRAMと比較して79%減少した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ポート ,  漏れ電流 ,  *SRAM ,  クロック ,  *呼出時間 ,  ロバスト性 ,  ラッチ回路
準シソーラス用語： 漏れ電力 ,  クロック発生器 ,  アドレス ,  高密度 ,  *FinFET , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 読出し ,  アクセス時間 ,  FinFET ,  ポンピング ,  ポート ,  SRAM