文献

J-GLOBAL ID：201602235484980894   整理番号：16A1229194

内部電流源による暗号回路のサイドチャンネル情報漏洩部特定の試み-AES回路を実装したFPGAに対する検討-

Attempt for Determining Cryptographic Circuit Blocks Leaking Side-Channel Information Based on Internal Current Source-Examination with FPGA Implementation of AES Circuits-

著者 (5件)： 五百旗頭健吾 (岡山大 大学院自然科学研究科) ,  河田直樹 (岡山大 大学院自然科学研究科) ,  矢野佑典 (岡山大 大学院自然科学研究科) ,  籠谷裕人 (岡山大 大学院自然科学研究科) ,  豊田啓孝 (岡山大 大学院自然科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 253(EMCJ2016 60-83)  ページ： 79-84  発行年： 2016年10月13日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 暗号ICのサイドチャネル攻撃(SCA)に対する安全性を効率的に向上させるため,サイドチャネル(SC)情報が暗号回路のどの部分から漏洩しているのかを知ることが重要である。本検討では,暗号回路を実装したFPGAのSCA対策による情報漏洩挙動の変化を,EMCマクロモデルの等価内部電流源に基づき観察した。対策強度の異なる4種類のAES回路をFPGA実装し,各実装に対してFPGAコア回路の電源系インピーダンスを測定した。測定されたインピーダンスは,実装によって低周波の抵抗値が変化した。次にFPGAコア回路のスイッチング電流を等価内部電流源として同定し,同定された電流源波形を代表的なSC解析法の一つである相関電力解析法により解析した。得られた相関係数波形より,対策強度のよる情報漏洩強度の変化および情報漏洩タイミングの変化を確認した。この結果は,EMCマクロモデルが暗号回路のSCAに対する安全性評価への適用可能性を示唆している。(著者抄録)

シソーラス用語： *電子回路 ,  アレイ ,  FPGA ,  電磁干渉 ,  *攻撃行動 ,  安全性 ,  *漏れ ,  *等価電源定理 ,  波形 ,  公開鍵暗号 ,  国家規格 ,  *サイバー攻撃 ,  電流波形 ,  高度暗号化規格
準シソーラス用語： AES暗号 ,  ECサイト攻撃 ,  EMC【電磁干渉】 ,  SCA ,  *サイドチャネル攻撃 ,  *暗号回路 ,  *情報漏洩 ,  *内部電流源

分類 (2件)： 符号理論  (ND02030R) ,  雑音測定  (ND04030F)

タイトルに関連する用語 (8件)： 電流源 ,  暗号回路 ,  チャンネル ,  情報漏洩 ,  試み ,  AES ,  実装 ,  FPGA