文献

J-GLOBAL ID：201602236236508056   整理番号：16A0456962

くし形電極を用いたプレーナ型EBG構造の小型化

Miniaturization of Planar EBG Structure by Using Interdigital Electrodes

著者 (7件)： 豊田啓孝 (岡山大) ,  山下祐輝 (岡山大) ,  五百旗頭健吾 (岡山大) ,  近藤幸一 (NECトーキン) ,  吉田栄吉 (NECトーキン) ,  内藤政則 (京セラ) ,  金子俊之 (京セラ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 4(EMCJ2016 1-8)  ページ： 11-16  発行年： 2016年04月08日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ディジタル回路で発生した同時スイッチングノイズの伝搬抑制手法として電磁バンドキャップ(electromagnetic bandgap:EBG)が提案されているが,プレーナ型EBG構造の問題は小型化が困難なことである。そこで,我々は1次元EBG単位セルの等価回路モデルから導出した分散関係を表す式を利用してプレーナ型EBG構造の小型化を検討した。その結果,単位セル内に共振回路を構成するとその共振周波数により阻止域の決定が可能であることを見出し,さらに,ブランチに並列なキャパシタンスを大きくするため,くし形電極(interdigital electrode:IDE)を利用し,EBG単位セルの小型化を試みた。本稿では,2.1~3.1GHzの周波数域に阻止域を形成するIDE-EBG構造で単位セルサイズ4mmを実現した。(著者抄録)

シソーラス用語： *電極 ,  *プレーナ構造 ,  *バンドギャップ ,  小型化 ,  雑音 ,  共振回路 ,  モデル ,  *電磁バンドギャップ ,  改変
準シソーラス用語： *EBG構造 ,  スイッチングノイズ ,  *櫛形電極 ,  等価回路モデル

分類 (2件)： 雑音一般  (ND04010J) ,  共振器  (NC04050Y)

タイトルに関連する用語 (3件)： くし形電極 ,  プレーナ ,  EBG構造