文献

J-GLOBAL ID：201602240948172882   整理番号：16A0635249

IoT応用のためのSRAMビットセルの信頼性とエネルギーの最適化【Powered by NICT】

Optimizing SRAM bitcell reliability and energy for IoT applications

著者 (3件)： Patel Harsh N. (University of Virginia, USA) ,  Yahya Farah B. (University of Virginia, USA) ,  Calhoun Benton H. (University of Virginia, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISQED  ページ： 12-17  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： のもの(IoT)のインターネットのための異なる設計空間要求信頼性と低電力/エネルギーのような-を標的とする六種の異なる8T SRAMビットセルを比較した。異なるビットセルは,書込みマージン(WM),データ保持電圧(DRV),ホールド静的雑音余裕(HSNM),読み出し静的雑音マージン(RSNM),記録・再生エネルギー,待機漏れ電力,と変動性のようなSRAM計量に影響する高閾値(高VT)と標準しきい値(標準VT)デバイスの様々な特性を利用する。プロセス(日内とダイ変動)および温度変化の各ビットセルの信頼性も評価した。市販の130nm試験チップの測定結果は,低い漏れ電流と低いエネルギーを標的とする最も有望な二八Tビットセル構造を比較した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 雑音 ,  インターネット ,  漏れ電流 ,  電圧 ,  *SRAM ,  再生エネルギー ,  *信頼性 ,  雑音余裕 ,  *最適化 ,  温度変動
準シソーラス用語： 漏れ電力 ,  データリテンション ,  書込マージン ,  低電力化 ,  設計空間 , 【Automatic Indexing@JST】

分類 (4件)： 半導体集積回路  (NC03162T) ,  変復調方式  (ND07020P) ,  信号理論  (ND02020G) ,  移動通信  (ND08030H)

タイトルに関連する用語 (7件)： IoT ,  応用 ,  SRAM ,  ビット ,  セル ,  エネルギー ,  最適化