文献

J-GLOBAL ID：201602279414383365   整理番号：16A1098408

低電圧/電力応用のためのトンネルFETの高速設計戦略と解【Powered by NICT】

High performance design of tunneling FET for low voltage/power applications: Strategies and solutions

著者 (1件)： Chung Steve S. (Department of Electronics Engineering, National Chiao Tung University, Taiwan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： INEC  ページ： 1-2  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低電圧/電力応用のためのトンネルFETの設計における戦略と解をこの論文で採り上げるつもりである。二つの異なるアプローチを実証した。最初の設計は低Cgdをもたらすかさ上げドレイン構造とソース-ドレイン漏れの低減の設計に基づいている。第二の設計は,TFETの性能を向上させるために最大電場とB2BT速度間のアラインメントの概念に基づいている。Lゲート構造TFETで実証した。両症例ともイオン電流,より低いS.S.と良好な遅延性能の効率的な改善を示した。最後に,WNMとRSNMを改善し,動作電圧0.3Vまでに相補的TFET SRAMに適用した双方向パスゲートこれは,提案したTFET構造の大きな可能性と超低電力応用のためのスキームを示した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *電圧 ,  電場 ,  SRAM ,  高速度 ,  アラインメント ,  *電力応用 ,  イオン電流
準シソーラス用語： 超低消費電力 ,  *トンネル電界効果トランジスタ ,  *低電圧 , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  移動通信  (ND08030H)

タイトルに関連する用語 (5件)： 低電圧 ,  電力応用 ,  トンネルFET ,  設計戦略 ,  解