文献

J-GLOBAL ID：201602286993653121   整理番号：16A0729223

非対称3Dネットワークオンチップのための設計空間探索のためのシミュレーション環境【Powered by NICT】

A simulation environment for design space exploration for asymmetric 3D-Network-on-Chip

著者 (5件)： Joseph Jan Moritz (Otto-von-Guericke-Universitaet Magdeburg, Institut fuer Informations- und Kommunikationstechnik, 39106, Germany) ,  Wrieden Sven (Universitaet zu Luebeck, Institut fuer Technische Informatik, 23562, Germany) ,  Blochwitz Christopher (Universitaet zu Luebeck, Institut fuer Technische Informatik, 23562, Germany) ,  Garcia-Oritz Alberto (University of Bremen, Institute of Electrodynamics and Microelectronics, 28359, Germany) ,  Pionteck Thilo (Otto-von-Guericke-Universitaet Magdeburg, Institut fuer Informations- und Kommunikationstechnik, 39106, Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ReCoSoC  ページ： 1-8  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 3Dシステムに及ぼすチップ(3D-SoCs)の不均一性をカバーする不斉3Dネットワークオンチップ(A-3D-NoCs)における設計空間探査のための包括的なシミュレーション環境を提案した。3D NoC設計の課題は,通信インフラの織り合わされたパラメータと製造技術の特性を考慮した。多重設計メトリックスの同時評価が必須である。シミュレーション環境は,三つの部分から構成されている。最初,単一設計で多数の異なる製造技術,ルータアーキテクチャ,ネットワークトポロジーのを支援するNoCシミュレータから構成されている。重要な特徴として,チップ層当たりNoCと技術パラメータはシミュレーション実行時柔軟で高速評価を可能にする時に完全に構成可能である。第二に,中央報告ツールにより,異なる抽象化レベルに及ぼすシステム分析を容易にした。第三,進化ツールは,種々の人工的および実世界に基づくベンチマークを提供する。このように,本ツールはA3D NoC(ネットワークオンチップ)の設計空間を系統的に探るため増分アプローチを可能にする。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： シミュレータ ,  不均一性 ,  高速度 ,  システム解析 ,  *非対称性 ,  *シミュレーション ,  ベンチマーク ,  生産技術 ,  *三次元
準シソーラス用語： ネットワークトポロジー ,  メトリックス ,  通信インフラストラクチャー ,  *設計空間 ,  *設計空間探索 ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (2件)： 通信方式一般  (ND07010E) ,  信号理論  (ND02020G)

タイトルに関連する用語 (6件)： 非対称 ,  3D ,  ネットワークオンチップ ,  設計空間探索 ,  シミュレーション ,  環境