文献

J-GLOBAL ID：201602288028041080   整理番号：16A0798442

100nsランダムアクセス時間を持つ65nm技術における1G細胞フローティングゲートNORフラッシュメモリ【Powered by NICT】

A 1G-cell floating-gate NOR flash memory in 65 nm technology with 100 ns random access time

著者 (6件)： Liu Lifang (Institute of Microelectronics, University of Tsinghua) ,  Wu Dong (Institute of Microelectronics, University of Tsinghua) ,  Liu Xuemei (Institute of Microelectronics, University of Tsinghua) ,  Huo Zongliang (Laboratory of Nano-Fabrication and Novel Devices Integrated Technology, Institute of Microelectronics, Chinese Academy of Sciences) ,  Liu Ming (Laboratory of Nano-Fabrication and Novel Devices Integrated Technology, Institute of Microelectronics, Chinese Academy of Sciences) ,  Pan Liyang (Institute of Microelectronics, University of Tsinghua)
資料名： Science China. Information Sciences  (Science China. Information Sciences)
巻： 58  号： 4  ページ： 042405-1-042405-8  発行年： 2015年 
JST資料番号： C2579A  ISSN： 1674-733X  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 65nm技術で成功裏に設計し作製した1G細胞NORフラッシュメモリチップ。アレイ効率とチップ速度を妥協するため,本論文は,全アレイの寄生を含むアレイモデルを確立し,512wordlines(WL)と4096ビット線(BL)としてセクター構造を最適化した。さらに,長くて薄い金属線の他のモデルを添加することにより,臨界回路ノードの速度を解析した。その結果,シミュレーションと測定との間でWL遅延の一致はアレイモデル・系統モデルの精度を検証した。試験の結果,チップは100nsのランダムアクセス時間を達成し,3.3V電源電圧で25nsの読取時間をページことを示した。Data from the ScienceChina, LCAS.【Powered by NICT】

シソーラス用語： 金属線 ,  臨界 ,  システムモデル ,  最適化 ,  *フローティングゲート
準シソーラス用語： 電源電圧 ,  ビット線 ,  *ランダムアクセス , 【Automatic Indexing@JST】

著者キーワード (5件)： NORフラッシュメモリ ,  ギガレベル ,  65nm技術 ,  アレイ効率 ,  高速

分類 (2件)： 半導体集積回路  (NC03162T) ,  周波数変換回路  (NC05030J)

タイトルに関連する用語 (3件)： ランダムアクセス ,  フローティングゲート ,  NORフラッシュメモリ